CPO, Co-Packaged Optics, Photoniccs 관련 기술 자료

이미 공유했던 자료를 키워드별로 재정리하였습니다.   
아래 참고하시기 바랍니다.

 

"★기술 자료 전체★ - 2.5D, 3D, HBM, HBF, CPO, ..." 자료도 참고하시기 바랍니다.

 

NO	키워드	제목 / 내용 요약	등록일	출처	URL
T142	AI, CPO	AI Systems and the Role of Photonics and Co-Packaged Photonics > 데이터센터·HPC용 전기 I/O는 reach·전력에서 한계를 보이고, 이를 보완하기 위해 플러그형 광 모듈에서 CPO/3D HI로 진화하는 로드맵과 한계를 설명한다. Lightmatter Passage, Intel OCI, NVIDIA CPO(TSMC COUPE) 등의 상용 예를 통해 3D-PIC 통합, 액티브 인터포저, 열 관리(마이크로채널·베이퍼 챔버 등)를 포함한 패키지 아키텍처를 제시한다. AIM Photonics가 300 mm SiPh 공정, HI·인터포저, TAP, EPDA/PDK/ADK까지 포함한 엔드투엔드 생태계로 CPO와 이종집적 생태계 구축을 지원한다는 점을 정리한다.	2025-05-21	ECTC HIR Workshop 2025	https://share.google/NKlNLrmNq1YomDPRj
T143	AI, CPO	Empowering Future AI Compute with Co-Packaged Optics > 데이터센터 트래픽 증가와 플러그형 모듈 한계를 배경으로, CPO가 전기 링크를 광 링크로 대체해 전력·비트당 비용·지터/레이턴시를 줄이는 구조라는 점을 개념·아키텍처 수준에서 정리한다.​ Lumerical·Zemax·HFSS·RedHawk‑SC·Icepak 등을 연계한 Ansys의 멀티피직스/멀티스케일 워크플로(광·RF·열·전력·패키지 SI/PI)를 사용한 CPO 설계·검증 흐름을 소개한다.​ 광 I/O 커플러·PIC·EIC·패키지·섬광(레이저)·열 경로까지 아우르는 통합 시뮬레이션을 통해, 커플링 효율·온도 민감도·RF 손실·패키지 파라사이트를 동시에 최적화해야 함을 사례로 보여준다.	2023-11-15	Ansys	https://epic-photonics.com/wp-content/uploads/2023/01/Shin-Sung-Kim-Ansys.pdf
T144	Co-packaged	" Stacked co-packaged Si-Ge-Si photodetectors  with >60 GHz Bandwidth for Near-Infrared Wavelength - Simulation" > 적층형 Si-Ge-Si 포토디텍터 개발: CMOS 공정과 호환되는 실리콘(Si) 및 게르마늄(Ge) 기반의 포토디텍터(광검출기)를 적층(Stacked) 구조로 제작하고, 이를 공동 패키징(co-packaged)하여 칩에 통합하는 기술을 개발했습니다. . 광대역 및 고효율 특성 달성: 적층 구조를 활용하여 다양한 파장대(광대역)의 빛을 효율적으로 감지할 수 있게 되었으며, 특히 실리콘 포토닉스(Silicon Photonics) 플랫폼과의 결합을 통해 고효율의 광검출 특성을 달성했습니다. . 데이터 통신 분야에 기여: 이 새로운 구조의 포토디텍터는 고속 데이터 통신, 광 인터커넥트(Optical Interconnect) 및 광 네트워크 시스템 등에서 높은 통합성과 성능을 제공하여 미래의 광전자 집적 회로 발전에 기여할 것으로 기대됩니다.	2025-11-30	SPRINGER NATURE	https://doi.org/10.1007/s44291-025-00137-z
T145	Co-Packaged Optics	Special Events Presentations 5) Advanced Materials for Enabling Co-Packaged Optics Integration > 본 세션은 CPO를 차세대 데이터센터·AI/HPC 패키징의 축으로 보고, 광–전 동시 집적에서 요구되는 저전력·고대역·고집적을 달성하기 위한 수동·능동 재료 및 공정 이슈를 중심으로 구성된다.​ AIM Photonics, Tyndall, ASE, Intel 등은 글라스 인터포저, 고주파·저손실 파동로·마이크로렌즈, 저수축·고투명 광 접착제, 열관리 재료, 리플로 호환 광접착·FAU 구조 등 CPO용 패키징/재료 플랫폼과 TRL·생태계를 소개한다.​ 열팽창·굴절률·유전 특성, 워페이지·플럭스/아웃가스, 파이버 부착 공정의 HVM 스케일링, 커넥터·광케이블·재료 공급망 정렬이 주요 난제로 제시되며, 표준화·비용 절감·피치 스케일링이 차세대 CPO 보급의 관건으로 논의된다.	2025-06-25	ECTC 2025	https://ectc.net/wp-content/uploads/2025/06/ECTC2025_SpecialSession_5-Advanced-Materials.pdf
T146	Co-Packaged Optics, CPO	Integration and Assembly of Co-Packaged Optics (CPO) for Smart Networking Cards and Switches > 800G SiPho 트랜시버(4×224 Gbps PAM‑4, DR‑8)를 NIC/스위치 ASIC 및 DRV/TIA와 함께 인터포저 위에 집적하는 CPO 데모 모듈 구조와 2.5D 기판을 소개한다. Bump‑on‑carrier 기반 플러거블 광 모듈의 언더필 평탄도, 서브‑마이크론 정렬, 에폭시/손실 관리 및 능동·수동 결합을 통한 파이버‑PIC 결합 공정 과제를 다룬다.​ Au‑stud 범핑과 플립칩으로 EIC‑to‑PIC 미세 피치 인터커넥트를 구현하고, 컷아웃/캐비티 두 가지 패키징 접근의 CPO 데모 모듈을 제작·검증하였다.	2025-11-13	SEMI	https://share.google/wQV8kuhbs9WDBssd9
T147	CPO	차세대 반도체 패키징 실리콘 포토닉스 기반 Co-packaged Optics의 연구 개발 현황	2024-12-27	Korea Science	https://share.google/xZ55EAe5sL1rzcdTe
T148	CPO	Electronic Chip Package and Co-Packaged Optics (CPO) Technology for Modern AI Era: A Review - PDF 파일 첨부	2025-04-02	MDPI	https://www.mdpi.com/2072-666X/16/4/431
T149	CPO	Photonic Integrated Circuits: Research Advances and Challenges in Interconnection and Packaging Technologies - PDF 파일 첨부	2025-08-18	MDPI	https://www.mdpi.com/2304-6732/12/8/821
T150	CPO	Progress in Research on Co-Packaged Optics - PDF 파일 첨부	2024-09-29	MDPI	https://www.mdpi.com/2072-666X/15/10/1211
T151	CPO	Heterogeneous Integration Technology Drives the Evolution of Co-Packaged Optics	2025-09-10	MDPI	https://www.mdpi.com/2072-666X/16/9/1037
T152	CPO	Low-Loss Integration of High-Density Polymer Waveguides with Silicon Photonics for Co-Packaged Optics	2025-03-04	arXiv	https://arxiv.org/abs/2503.02712
T153	CPO	Transforming Test For Co-packaged Optics	2025-08-12	SemiEngineering	https://semiengineering.com/transforming-test-for-co-packaged-optics/
T154	CPO	IEEE Int’l Symp. on Circuits and Systems (ISCAS), May 2025 > Scaling Co-Packaged Optical Interconnects Using Hybrid 2.5D/3D Integration	2025-05-31	IEEE ISCAS	https://share.google/bI4hEr0O8abmptXIl
T155	CPO	" AI의 심장에 빛을 심다_CPO_빛으로 잇는 AI 혁명 " > AI 시대의 병목 현상 해소책, CPO 부상: AI 데이터 처리량이 폭증함에 따라 기존 구리선 기반 전기 신호 전송 방식의 한계(전력 소모, 지연 시간)가 심화되고 있으며, 이를 해결할 핵심 기술로 **CPO(Co-Packaged Optics)**가 주목받고 있습니다. . CPO의 기술적 특징 및 장점: CPO는 광 모듈을 스위치 칩 가까이에 통합(Co-Packaged)하여 전기 신호를 빛으로 직접 변환함으로써, 데이터 전송 효율을 극대화하고 전력 소모를 크게 줄여 차세대 데이터 센터 및 AI 인프라의 필수 요소로 자리 잡고 있습니다. . 향후 시장 전망 및 국내외 동향: 엔비디아, 인텔 등 빅테크 기업들이 CPO 기술 개발 및 상용화에 적극 투자하고 있으며, 국내외 통신 및 반도체 업계에도 큰 파급 효과를 예고하며 관련 시장이 빠르게 성장할 것으로 전망됩니다.	2025-11-10	대신증권	https://share.google/ilYyL4TSFEidp3JqC
T156	CPO	Next-Generation Semiconductor Packaging_ Status of Co-Packaged Optics based on Silicon Photonics > 차세대 반도체 패키징: 실리콘 포토닉스 기반 Co-packaged Optics의 연구 개발 현황 > 인공지능(AI) 기술의 급속한 발전이 대규모 데이터 처리에 대한 수요를 크게 증가시킴에 따라 반도체 패키징에서 Optical I/O 기술의 중요성이 부각되고 있다. 특히 AI 모델과 고성능 컴퓨팅(HPC) 시스템이 점점 더 복잡해지면서, “Interconnect Wall” 또는 “Power Wall”으로 불리는 인터커넥트 병목현상을 극복하는 것이 더욱 중요해지고 있다. 이러한 병목현상 극복을 위해 Co-Packaged Optics(CPO)가 해결책으로 떠오르고 있으며, 이를 통해 AI 및 HPC 시스템에 필요한 고속 데이터 전송이 이뤄질 것으로 기대되고 있다. 본 논문에서는 거대 AI 모델 연산을 위한 차세대 HPC 컴퓨팅 노드의 고속, 저전력, 저지연 네트워크를 위한 실리콘 포토닉스 기반 CPO 기술에 대해 소개하고, 특히, CPO를 기반으로 고도화되고 있는 첨단 패키징 분야의 Opto-chiplet(광학칩렛) 패키징 기술에 대한 현황과 향후 전망을 제시해 보고자 한다.	2025-02-10	kmeps, J. Microelectron. Packag. Soc., 31(4), 29-36 (2024)	https://scienceon.kisti.re.kr/srch/selectPORSrchArticle.do?cn=JAKO202405260480166
T157	CPO	Electronic Chip Package and Co-Packaged Optics (CPO) Technology for Modern AI Era: A Review >HPC·AI·데이터센터의 전력·대역 요구와 포스트-무어 한계를 배경으로, 전통 패키지(DIP/SMT/BGA/FC)에서 2.5D/3D·칩렛·CPO에 이르는 패키징 진화와 장단점을 체계적으로 리뷰한다.​ 실리콘 기반 CoWoS, I‑Cube4 등 2.5D, 그리고 COUPE 기반 2D/3D CPO 구조를 예로, HBM·로직·SiPh 엔진을 인터포저/팬아웃으로 결합해 대역·전력·집적도를 개선하는 구조를 정리한다.​ 실리콘의 워페이지·TSV/RDL 신뢰성·열 문제를 지적하고, 유리·펨토초 레이저 가공·TGV 등으로 glass interposer 기반 차세대 CPO/칩렛 패키지 방향을 제안한다.	2025-04-03	MPDI	https://www.mdpi.com/2072-666X/16/4/431/pdf?version=1743590458
T158	CPO	Co-Packaged Optics (CPO) - Status, Challenges, and Solutions > HPC·데이터센터에서 CPO·NPO·온보드 광학의 현황을 정리하고, 200G/lane IM-DD, ns급 광 스위칭, OCS, 포토닉/전자 혼합 인터페이스 등 시스템 관점 요구사항을 분석한다. 포토닉 소자·드라이버·DSP의 코디자인, 버스트 모드 CDR·클록 캐싱, XSR SerDes, O/E 공정 통합 등으로 대역·전력·레이턴시·신뢰성 문제에 대응하는 설계/패키징 기법을 소개한다. 중국 CCITA 중심의 CPO·칩렛 표준화(스위치–NIC 전체 체인, 400G/800G 시나리오)를 포함해, 연결성·열·레이저 소스·비용 경쟁력 등 상용화 과제를 논의한다.	2023-03-20	Frontiers of Optoelectronics	https://link.springer.com/content/pdf/10.1007/s12200-022-00055-y.pdf
T159	CPO	Co-Packaged Optics - Technical Barriers and the Road to Mass Production > 데이터센터 전력 수요 급증과 구리 인터커넥트 한계를 배경으로, 실리콘 포토닉스 기반 CPO가 고대역·저전력·저지연을 달성하기 위한 핵심 기술로 제시된다. 발표는 NVIDIA·TSMC COUPE·CPO 공급망 사례를 통해, 패키징 수율, 열 관리, 파이버 결합, SiPh–레이저 이종 접합, 테스트·수율 확보 등이 CPO 양산의 주요 기술 장벽임을 정리한다. 특히 대만(파운드리·OSAT·FAU·레이저 모듈 등)의 반도체 생태계가 CPO 양산 허브로 부상하고 있으며, 광소자·조립·자동 테스트 역량과 인력·설계 생태계 보강이 필요하다는 점을 강조한다.	2025-12-05	Swissphotonics	https://www.swissphotonics.net/libraries.files/Swissphotonics_Lunch_Chat_EmmaXu_1014.pdf
T160	CPO 모듈	QYR Research Korea > 인사이트 > [브리핑] 공동 패키지 광학 (CPO) 모듈 시장 전망	2025-06-05	QYResearch Korea	https://qyresearch.co.kr/post-two/global-co-packaged-optics-module-cpo-market-research-report-2025/
T161	CPO, Chiplet	Co-Packaged Optics - Heterogeneous Integration of Chiplets (Switch, Photonic IC, and Electronic IC) > 데이터센터 AI·네트워크용 광·전기 인터커넥트에서 전력과 대역폭 요구가 급증하면서, CPO(co-packaged optics)가 차세대 HPC·통신 시스템의 핵심 패키징 접근법으로 부상한다. 논문은 플러그어블/온보드/근접 패키지 옵틱스와 CPO를 비교하고, CPO에서 스위치 ASIC, PIC, EIC, 실리콘 포토닉스를 유기·실리콘·글라스 기판 위에 2D/3D 이종 집적하는 다양한 구조와 브리지(EMIB, Si bridge, Cu-Cu hybrid bonding)를 체계적으로 정리한다. 향후 HPC·AI 시스템에서 GPU·HBM·광엔진을 동일 CPO 기판 상에 집적하는 아키텍처를 제시하면서, CPO 신뢰성(열/기계 시험) 데이터와 3D CPO 열관리, 유리 기판·하이브리드 본딩 기술 확보가 필수 과제로 제안된다.	2025-12-25	IMAPS, Journal of Microelectronics and Electronic Packaging	https://share.google/eiQTxJH5YWmn2J7Dw
T162	CPO, 패키징	Co-Packaged Optics - Heterogeneous Integration of Photonic Integrated Circuits and Electronic Integrated Circuits > 데이터센터/스위치에서 CPO의 필요성을 짚고, PIC·EIC·ASIC을 유기 기판, TSV·글래스 인터포저, EMIB·실리콘 브리지 등으로 2D/3D 이종 집적하는 다양한 패키징 옵션을 분류한다. 플러그러블, OBO, NPO, CPO 진화를 정리하고, 전기 채널 길이·손실·전력·레이턴시 관점에서 XSR·C2M 인터페이스와 브리지 기반 칩렛 구조의 장단점을 설명한다. 25.6/51.2 Tbps 스위치에서 OE 주변 배치, HBM/GPU와의 동시 집적, 글래스 기판 적용 가능성과 공정·비용·생태계 측면 과제를 제안한다.	2026-01-02	ASME, Journal of Electronic Packaging	https://share.google/9vevyb4jGRWW1w6En
T163	FOWLP, Photonic	1.6 Tbps FOWLP-Based Silicon Photonic Engine for Co-Packaged Optics > FOWLP로 PIC를 몰드 내에 매립하고 EIC를 상부에 플립칩 집적한 1.79 Tbps(8×224 Gb/s) 실리콘 포토닉 엔진을 제시하며, CPO/LPO용 저비용 대량생산 플랫폼을 시연한다. TMV·양면 RDL을 이용해 56 GHz에서 ~1.1 dB 손실, <–18 dB 리턴로스를 달성하고, 에지·수직 결합 구조 모두에서 패키징 전후 광 손실 열화를 거의 없앴음을 보인다. 112 Gbaud NRZ 및 112 Gbaud PAM4(224 Gb/s)를 최소한의 FFE로 송수신하며, ASIC 직접 구동(Direct-Drive)까지 검증해 저 DSP·저 레이턴시 200G/lane 링크의 실현 가능성을 입증한다.	2025-02-15	IEEE, JOURNAL OF LIGHTWAVE TECHNOLOGY, VOL. 43, NO. 4	https://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=10747125
T164	Optics	Photonic-Enabled Heterogeneous Integration: The Future of AI System Scaling	2025-09-12	SEMICON TAIWAN	https://share.google/Zz6l8R4Pf2JBjyia7
T165	Photonic	A Case Study on the Performance Metrics of Integrated Photonic Computing	2025-10-31	IBM/arXiv	https://arxiv.org/abs/2511.00186
T166	Photonic Interposer	전자통신동향분석, 40권 4호 2025, 113-123 > 반도체 신기술 포토닉 인터포저칩_박상기 최종	2025-07-31	ETRI	https://ettrends.etri.re.kr/ettrends/215/0905215012/%EB%B0%95%EC%83%81%EA%B8%B0%20%EC%B5%9C%EC%A2%85.pdf
T167	Photonic Interposer, Chiplet	Advancing AI Infrastructure with 3D Photonics and Chiplet Integration > AI 트레이닝/추론용 대규모 시스템에서 전통적인 전기 인터커넥트의 대역폭·전력 한계를 지적하며, 3D 포토닉 인터포저 기반 광인터커넥트의 필요성을 설명한다. Lightmatter Passage L/M 시리즈 포토닉 엔진과 3D Chip-on-Wafer 공정을 이용해 114 Tbps급 패키지 내 대역폭과 높은 SerDes 집적도를 구현하는 구조를 제시한다. CoWoS 계열 3D 공정, 광섬유 어태치, 패키지 조립·테스트 비용(PAT) 이슈를 포함해 고성능 SiPho 패키징·양산을 위한 공정 혁신 방향을 논의한다.	2025-08-01	Lightmatter	https://share.google/uQlqN2fG2iLSuBdQt
T168	Photonic Packaging	Special Events Presentations 3) Quantum Photonic Advanced Packaging > 양자 포토닉 시스템을 위한 칩렛·인터포저 기반 모듈러 패키징 플랫폼을 제안하고, LN·SiN·SCQ·광원·센서 등 이종 칩을 저온·크라이오 환경까지 포함해 광·전기 인터커넥트로 통합하는 구조를 논의한다.​ Xanadu의 GKP 기반 포토닉 FTQC 아키텍처(Aurora)를 사례로, 저손실 SiN/TFLN PIC, 초저 손실 패키징(채널당 ~0.2 dB), 고효율 PNR 검출기, 실시간 피드포워드 등 스케일링·네트워킹 요건을 충족하는 요소 기술을 정리한다.​ Senko 등의 금속 스탬핑 기반 PIC 커넥터(MPC)는 고정밀 확장빔 커플링과 착탈형 인터커넥트를 제공해 CPO·양자 광 집적회로(QPIC) 패키징의 대량 생산과 저손실 연결을 가능하게 하는 핵심 기술로 제시된다.	2025-05-30	ECTC 2025	https://ectc.net/wp-content/uploads/2025/10/ECTC2025_SpecialSession_3-Quantum-Photonic.pdf
T169	Photonic, CPO	Scaling AI with Photonic Interconnects : Integration and Manufacturability > GPU 성능 스케일에 비해 패키지·보드 수준 인터커넥트 발전이 느려진 상황에서, 포토닉 인터커넥트로 100배급 대역폭/전력 효율 향상을 노리는 전략을 다룬다.​ 2D/3D CPO, Near-Package Optics, 3D Photonic Interposer 등 포토닉 통합 레벨별 진화 경로를 비교하고 필요 공정·패키징 기술을 설명한다. Lightmatter Passage M 플랫폼의 114 Tbps 링크, 패키지 수준 DfX, 광섬유 어태치·테스트·신뢰성 확보 방안을 사례 중심으로 보여준다.	2025-10-19	Lightmatter	https://share.google/IwfI0ozZ84RNyYkV3
T170	Photonics	MKS Handbook - Principles & Applications in Photonics Technology > Photonics 관련 공부가 될만한 자료임. (총 336Page) 이름, 회사명, 이메일 정보 입력 후 PDF 파일 다운로드 가능	2024-09-04	MKS Inc.	https://www.newport.com/photonics-handbook
T171	Photonics	Generative Physics Models for Integrated Photonics and Beyond >포스트‑무어 시대의 집적 포토닉스·양자·아날로그·뉴로모픽 하드웨어 설계에서 FDTD/FEM/SPICE 기반 전통 해석의 속도·비용 한계를 지적한다.​ 기하·재료·장(field)·응답을 하나의 확률적 생성 모델로 학습해, 포워드 시뮬레이션과 인버스 디자인을 동일 모델에 대한 조건부 질의로 통합하는 “generative physics” 프레임워크를 제안한다.​ 통합 포토닉스를 시작점으로, 장‑우선(field‑first)·양방향·물리구속형·조합 가능한 프리미티브를 기반으로 회로·시스템 수준까지 확장하고, 기존 EM 솔버는 검증·서명에 사용하는 GPU‑백엔드 API 플랫폼을 지향한다.	2025-12-12	eigenmind	https://share.google/y5Yu7dnH3bdSfn3xM
T172	Photonics	AI desperately needs photonics_Tematys > AI 모델 규모와 수가 급증하면서 데이터센터 전력 소모와 인터넷 트래픽이 폭발적으로 증가해, 기존 전자식 하드웨어만으로는 한계에 도달했다. 광소자·집적포토닉스·공패키지 옵틱스(CPO)·광 프로세서 등 포토닉스 기술이 고속·병렬 연산과 저전력 특성으로 AI 연산을 가속하면서 에너지 사용을 크게 줄일 수 있는 유일한 현실적 대안으로 제시된다. 특히 데이터센터용 광인터커넥트, 광 스위치, 광 프로세서 시장이 빠르게 성장할 것으로 예상되며, 유럽은 강한 연구기반을 갖고 있지만 투자·제조 스케일 업이 부족해 생태계·주권 확보를 위해 정책·자본 지원이 필수라는 점을 강조한다.	2022-11-28	Photonics21	https://www.photonics21.org/download/news/2025/Photonics_for_AI_final.pdf
T173	Photonics	Advanced Photonics Packaging and System Integration Services whthin EUROPRACTICE_V1.6	2024-03-21	Europractice	https://europractice-ic.com/wp-content/uploads/2019/05/Tyndall_Photonics_Packaging_within_EuroPractice_V1.6-March-2024.pdf
T174	Photonics, Interposer, Chiplet Packaging	Future Compute Platforms through Silicon Photonics and Advanced Chiplet Packaging > 실리콘 포토닉스를 이용해 데이터센터·AI 가속기 플랫폼의 인터커넥트 병목을 해결하는 미래 컴퓨트 플랫폼 비전을 제시한다. Zightmatter Passage 포토닉 인터포저와 3D CPO 구조를 통해 ASIC 위에 포토닉 계층을 적층하고, 패키지 면적·shoreline 제약을 완화하는 아키텍처를 설명한다. 열·전력 전달, 광파/TSV 구조, 신뢰성 검증 등 다물리(전기·열·기계·광) 관점에서의 설계/검증 플로우를 개략적으로 소개한다.	2025-10-06	Lightmatter	https://share.google/iYqqlrIPuyqDwqWYB
T175	Silicon Photonic	Imec Silicon Photonics Platforms - Performance Overview and Roadmap > 실리콘 포토닉스는 데이터센터용 단거리 싱글모드 트랜시버의 핵심 플랫폼으로 자리 잡고 있다. 코패키지드 옵틱스 개념의 등장으로 HPC, Lidar, 양자컴퓨팅 등에도 응용 가능하다. 최신 기술 동향으로 활성 실리콘 포토닉스 플랫폼에 LPCVD SiN을 통합하는 연구가 진행되고 있다.	2023-03-12	ResearchGate	https://share.google/GCQP0i73fKmn5kb5c
T176	Silicon Photonics	Integrated Photonics Packaging : Solutions for Silicon Photonics Applications > 데이터센터에서 플러거블 광 모듈에서 온‑보드/코‑패키지드 옵틱스로 진화하며, 대역폭·pJ/bit·경로 길이 측면에서 CPO의 이점을 개괄한다.​ ASE Photonics toolbox를 통해 CoW+와이어, Fan‑Out PoP(FO‑POP) 등 다양한 광 엔진 패키지 구조를 비교하고, Cu‑pillar 기반 F2F 패키징이 와이어 본딩 대비 삽입손실·신호무결성에서 우수함을 보인다.​ Grating/edge coupler 설계, 능동·수동 파이버 정렬, 웨이퍼 레벨 광 테스트로 PIC KGD 확보, 그리고 센서·LiDAR 등으로의 응용 확장을 CPO 생태계 핵심 요소로 제시한다	2022-11-15	SEMI, ASE	https://share.google/tyWXPA8wBYxu8xX8b
T177	Silicon Photonics	2.5D Heterogeneous Integration for Silicon Photonics Engines in Optical Transceivers > Marvell의 SiPh 엔진 패키징을 사례로, 드라이버(Tx), TIA(Rx), DFB 레이저 등을 능동 SiPh 인터포저 위에 2D 집적하고 이를 DSP/ASIC와 유기 기판에서 결합하는 2.5D 이종집적 구조를 상세히 설명한다. 2D·2.5D·3D 통합의 정의와, 2.5D 구현 시 TSV, 고밀도 RDL, 고속 신호 라우팅이 전력·주파수응답·기생 손실에 미치는 영향을 정량적으로 분석한다. 다양한 모듈 아키텍처와 패키지 크로스섹션을 통해, 고속 광 트랜시버에서 이종집적이 BW·전력·집적도에 미치는 이점을 제시하면서도 열·조립 공정 복잡성을 과제로 지적한다.	2025-11-11	IEEE Journal of Selected Topics in Quantum Electronics	https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=9923558
T178	Testing, Silicon Photonics, CPO	HVM Testing for Silicon Photonics and Co-Packaged Optics Devices > TSMC·Intel·GF·NVIDIA·Marvell·Broadcom·Ayar Labs 등의 최근 발표를 인용하며 SiPh/CPO 시장 확산과 함께 HVM 테스트 인서션(Photonic IC → OE → CPO 모듈 → 시스템) 개념과 “Known Good Optical Engine” 확보 필요성을 제시한다. 광 커넥터 핸들링, 랙&스택 계측기, 광 프로빙에서 자동화·표준 부재로 인한 생산성·경제성 문제가 있고, UFO Probe 카드, 직접 EO 로드보드, V93000 OCL, FormFactor TRITON 등으로 이를 해결하는 에코시스템 전략을 설명한다. SiPh/CPO HVM 테스트는 여전히 도전적이며, ATE 벤더·프로버·커넥터·계측기 업체 간 긴밀한 협업과 표준화·자동화가 필수라는 메시지로 마무리한다.	2025-09-29	ADVANTEST	https://www.ecocexhibition.com/wp-content/uploads/Tues-1000-Dimitri-Malsam.pdf