반도체 검사, Test 관련 기술 자료

이미 공유했던 자료를 키워드별로 재정리하였습니다. 

아래 참고하시기 바랍니다.

"★기술 자료 전체★ - 2.5D, 3D, HBM, HBF, CPO, ..." 자료도 참고하시기 바랍니다.

NO	키워드	제목 / 내용 요약	등록일	출처	URL
T332	DFT, Memory, Built-In Test, SOC	향상된 DFT 분석을 위한 MBIST 결함 정보 기록 시스템 설계 MBIST Fault Preservation System Design for Enhanced DFT Analysis > 현대 반도체 시스템에서는 초고집적화로 인해 테스트 중요성이 더욱 증가하고 있어서 DFT의 도입이 필수적이다. 특히 SoC에서 는 메모리의 면적이 전체 칩 면적의 대부분을 차지하기도 하며, 메모리 신뢰성과 테스트가 중요한 과제이다. 공정 미세화와 집적도 증가로 메모리 셀 결함 가능성이 높아지고, 이로 인해 데이터 손실 및 시스템 오작동 등의 문제가 발생할 수 있다. 이를 해결하기 위해 MBIST 기술이 널리 채택되며, 결함 복구 메커니즘인 BIRA 및 BISR와 같은 중요 기능도 수행한다. 그러나 기존의 복구 메커 니즘이 있어도 공정상 발생하는 결함은 해결되지 않는다. 본 논문에서는 MBIST를 통해 검출된 결함 정보를 정상 메모리 영역에 저 장하고, 이를 공정 제조사에서 확인하여 결함 유형 및 위치 분석을 통해 수율 개선에 활용할 수 있는 구조를 제안하였다. 시뮬레이 션 결과, 다양한 종류의 결함 정보가 정확히 저장되어 DFT 개선에 도움을 줄 수 있음을 확인하였다.	2025-07-10	KOAJ, Korea Open Access Journals	https://www.kci.go.kr/kciportal/landing/article.kci?arti_id=ART003221146
T333	HBM Errors	ACM Trans. Storage > " Looking Back to Move Forward : Unveiling the Mysteries of HBM Errors to Predict Future Failures " > HBM 불량 메커니즘 분석 및 예측 모델 제시: HBM(High Bandwidth Memory)에서 발생하는 오류 메커니즘을 심층적으로 분석하고, 이러한 오류가 미래의 시스템 실패로 이어질 가능성을 예측하기 위한 모델을 제안합니다. TSV(Through Silicon Via) 및 인터페이스 오류 집중 조명: 특히 HBM의 핵심 구성 요소인 TSV와 데이터/클럭 인터페이스에서 발생하는 시그널 무결성(Signal Integrity) 문제 및 그로 인한 오류 유형에 초점을 맞춥니다. 오류 데이터를 활용한 선제적 조치 방안 연구: 실제 운영 환경에서 수집된 오류 데이터를 활용하여, 치명적인 시스템 다운이 발생하기 전에 선제적으로 HBM의 상태를 진단하고 보수 또는 교체 조치를 취할 수 있는 방안을 연구합니다.	2025-12-10	University of Michigan Deep Blue Repositories	https://backend.production.deepblue-documents.lib.umich.edu/server/api/core/bitstreams/46ab3b74-2039-4446-9452-e7386b2847dc/content
T334	HPC Test	" HPC Test Challenges in th Era of Chiplet " > 칩렛 기반 HPC의 테스트 복잡성 증가: 칩렛(Chiplet) 기술 도입으로 고성능 컴퓨팅(HPC) 시스템의 설계는 유연해졌지만, 이기종 칩렛 통합 및 짧은 인터커넥트(Interconnect)로 인해 테스트의 복잡성과 비용이 크게 증가하는 문제가 발생했습니다. 새로운 테스트 기술 및 방법론 필요성 강조: 기존의 전통적인 테스트 방법으로는 칩렛 간의 긴밀한 상호작용 및 고속 인터페이스의 시그널 무결성(Signal Integrity)을 검증하기 어렵기 때문에, 칩렛 아키텍처에 특화된 새로운 테스트 기술과 방법론의 개발이 시급합니다. 효율적인 칩렛 수준 테스트 솔루션 제시: 전체 시스템 수준이 아닌 개별 칩렛 단위에서의 테스트 효율성을 극대화하고, 칩렛 통합 후의 시스템 레벨 테스트를 간소화하기 위한 방안 및 솔루션 개발 방향을 제시합니다.	2025-03-02	TestConX 2025	https://share.google/saQs2qdo4mCKZ34O9
T335	Memory BIST	" Memory Built-In Self-Test (MBIST) : Advanced Techniques for SoC Design and Verification " > MBIST는 현대 SoC 메모리 테스트의 필수 기술: SoC(System-on-Chip) 내부에 메모리 집적도가 높아짐에 따라 접근성, 타이밍, 테스트 시간 등을 고려할 때 **MBIST(Memory Built-In Self-Test)**가 대용량 임베디드 메모리(SRAM, ROM 등)를 테스트하고 결함을 진단하는 유일하고 실용적인 방법입니다. . MBIST는 테스트 커버리지 및 성능 최적화에 중점: MBIST의 핵심은 컨트롤러, 메모리 인터페이스, 액세스 포트로 구성되며, 설계 플로우(RTL 삽입부터 물리적 설계까지)에 통합하여 고장(Fault) 커버리지, 테스트 시간 및 면적 오버헤드를 최적화하는 고급 알고리즘과 기법을 적용하는 것이 중요합니다. . 미래 기술 및 AI와의 융합: MBIST는 멀티포트 메모리, 복잡한 주소 매핑 등 고급 메모리 구조에 대응하는 기술을 다루며, 향후 AI(인공지능)를 활용하여 메모리 진단 및 수율 분석을 개선하고, 비휘발성 메모리(NVM) 같은 새로운 메모리 기술에 적용하는 방향으로 발전하고 있습니다.	2025-01-20	ASPDAC 2025	https://www.aspdac.com/aspdac2025/archive/pdf/T3-1.pdf
T336	Memory, Tester	TERADYNE Unveils Magnum 7H  - The Next-Generation Memory Tester for High bandwidth Memory Devices > 테라다인은 HBM이 탑재된 GPU·가속기용 차세대 메모리 테스터 Magnum 7H를 출시했으며, 이미 주요 HBM 제조사에서 양산 적용 및 출하 램프가 진행 중이다. Magnum 7H는 HBM2E·HBM3·HBM3E·HBM4·HBM4E를 지원하고, 베이스 다이 웨이퍼 테스트부터 코어 테스트·번인, KGSD/CoW 및 포스트 싱귤레이션까지 전 공정을 포괄적으로 커버하여 고품질 HBM 테스트를 가능하게 한다. 최대 4.5Gbps 속도, 최대 9,216 디지털 핀·2,560 파워 핀 구성이 가능해 고속·고병렬 테스트로 코스트 오브 테스트를 낮추고, 기존 대비 약 1.6배 높은 처리량과 향상된 수율을 제공한다.	2025-08-04	TERADYNE	https://share.google/BpPq10pJ8qFJ9ZuYl
T337	Packaging, SLT, Chiplet, Photonics	Semiconductor IC Testing - A Comprehensive Analysis from Core Processes to Advanced Packaging Challenges > AI, 3D IC, Chiplet 등 고집적·이종 집적 기술의 부상으로 반도체 테스트가 단순 결함 검출 단계를 넘어 설계·패키징 최적화의 핵심으로 진화하고 있다. Wafer부터 CoWoS·SoIC·Silicon Photonics에 이르기까지 WAT, KGD, SLT 등 전 공정 테스트가 통합되고, 전기적·광학적 측정의 복합화가 가속되고 있다. Advantest, Teradyne, KLA 등 테스트 장비 및 계측 공급망이 산업 경쟁의 전략적 허브로 부상하며, 차세대 Chiplet·CPO 생태계 대응이 핵심 과제가 되고 있다.	2025-08-20	SEMIVISION	https://tspasemiconductor.substack.com/p/semiconductor-ic-testing-a-comprehensive
T338	Test, Probe Card	아이엠티_IR Book_제출_ IMT Innovative Manufacturing Technology > IMT의 Core 기술은 Wafer Warpage Control, HBM Wafer Cleaning (CO2), Laser Probe Card Cleaning, HTCC MLC 이며, New Biz로는 Probe-card 용 Multi Layer Ceramic (MLC) 를 개발 중임.	2025-11-17	한국거래소 / IMT	https://share.google/yQLpkMDdUBioCN9Sr
T339	반도체 테스트	QYR Research Korea > 인사이트 > [브리핑] 반도체 테스트 서비스 시장 전망 (PDF 다운로드)	2025-06-13	QYResearch Korea	https://qyresearch.co.kr/post-two/global-outsourced-semiconductor-testing-service-market-research-report-2025/
T340	반도체 테스트	ISC (095340) 성장이 기대되는 테스트 소켓 전문기업	2025-08-13	한국IR협의회	https://share.google/17sA3ZZpcN1TWHNNv
T341	반도체 테스트	반도체 소부장 산업_HBM 테스트 공정에 불어오는 변화 2	2025-09-17	현대차증권	https://share.google/beC51gFqojtDosvHB
T342	반도체 테스트	테크윙_Cube Prober 실적 가시화 성공	2025-04-16	유안타증권	https://share.google/ctIMsfbOw6hLyPNnj
T343	반도체 패키지, 불량 검출	Automatic Detailed Region of Interest Model for Real-Time Semiconductor Package Defect Detection > 실시간 반도체 패키지 불량 검출을 위한 세부 관심 영역 자동 추출 기법 > 인공지능(AI) 기술의 발전과 함께 등장한 2.5D, 3D 패키징과 같은 고성능 반도체 패키징 기술이 등장하였고, 이러한 반도체 패키지의 디자인은 점점 복잡해지고 있으며 패키지 내 검사가 필요한 영역의 수는 지속해서 증가하고 있다. 이에 따라, 기존의 수동 방식으로 영역을 지정하고 임계값을 설정하는 룰베이스 기반 불량 검사 시스템은 많은 시간과 오류 가능성을 동반한다. 이러한 문제를 해결하기 위해, 본 연구는 딥러닝 모델을 활용하여 실제 양산 QFN (quad flat no-lead)과 BGA (ball grid array) 패키지이미지에서 불량 탐지를 위한 관심 영역(region of interest, ROI)을 자동으로 추출하는 방법을 제시한다. 본 연구에서는 실시간 객체 탐지에서 가장 많이 사용되는 YOLOv8, YOLOv9, YOLO v10, YOLOv11 모델을 사용하여 학습 데이터 양이 모델 성능에 미치는 영향을 분석하고, 데이터 증강 및 전처리 기법을 통해 적은 데이터셋 으로도 자동 세부 관심 영역 추출 성능을 향상시킬 수 있음을 확인하였다. 또한 실제 산업 현장의 다양한 조명 변화 조건을 고려하여, 딥러닝 모델이 반도체 패키지 내 중요한 요소들을 높은 정확도로 잘 탐지할 수 있음을 입증하였다. 본 연구는 반도체 패키지 검사 시스템의 자동화 및 효율성을 향상시키는 데 중요한 기초 자료로 활용될 것이다.age Defect Detection	2025-04-22	Korea Science	https://share.google/Hx5O8ePQ4kXpotqcw
T344	실리콘 고무 소켓	J. Korean Inst. Electromagn. Eng. Sci. 2024; 35(12):978-984 > " 커넥터와 수직 상호 결합방식을 사용한 실리콘 고무 소켓의 S 파라미터 측정 "  = " S-Parameter > Measurement of Silicone Rubber Socket Using Connector-Based Vertical Interconnection Method " > 새로운 측정 방법론 제시: 실리콘 고무 소켓의 얇은 두께와 수직 결합 특성으로 인해 발생하는 기존 프로브 측정 방식의 부정확성 및 손상 위험 문제를 해결하기 위해, 커넥터 기반의 수직 상호 결합 측정 구조를 제안했습니다. . 노이즈 제거 기법 적용: 측정 구조에 추가된 Fixture(커넥터, PCB)의 손실 성분을 정확하게 제거하기 위해, AFR 응용 프로그램을 사용한 2x-thru 방식의 De-embedding 기법을 적용하여 순수한 실리콘 고무 소켓만의 S-파라미터를 도출했습니다. . 측정 결과의 유효성 검증: De-embedding을 통해 도출된 실리콘 고무 소켓만의 S-파라미터 결과가 소켓 단독 시뮬레이션 결과와 유사한 수준을 보이며 , 제안된 커넥터-수직 실장 측정 방법이 고주파 대역에서 실리콘 고무 소켓의 전기적 성능 분석에 유효함을 입증했습니다.	2024-12-15	JKIEES 한국전자전파학회논문지	https://www.jkiees.org/archive/view_article?pid=jkiees-35-12-978
T345	실리콘 고무 소켓	" 유전율 측정을 이용한 실리콘 고무 소켓의 S-파라미터 분석 " = " Analysis of Silicone Rubber Socket S-parameter by Using Permittivity Measurement " > 연구의 목적 및 문제 제기: 인공지능 및 데이터센터용 고성능 메모리 반도체의 테스트에 사용되는 실리콘 고무 소켓의 고주파 성능(S-파라미터)을 정확히 평가하기 위해, 기존의 수학적 모델(Djordjevic-Sarkar, DS 모델)이 실제 유전율과 오차가 있다는 문제점을 제기했습니다. . 측정 기반의 시뮬레이션 방법론 제시: MCK(Material Characterization Kit)를 이용하여 Ka-대역(26.5GHz-40GHz)에서 실리콘 고무의 실제 유전율을 측정한 후, 이 측정 데이터를 HFSS 시뮬레이션에 적용하여 실리콘 고무 소켓의 S-파라미터를 도출하는 방법을 제시했습니다. . 핵심 결과 및 결론: 실제 측정된 유전율을 적용한 S-파라미터 시뮬레이션 결과가 기존의 DS 모델을 적용한 결과와 차이가 있음을 확인했으며, 이는 유전율의 오차가 소켓의 임피던스 부정합을 유발하기 때문임을 밝히고 정확한 고주파 성능 평가를 위한 측정 기반의 유전율 적용의 필요성을 입증했습니다.	2025-09-30	한국산학기술학회	https://www.kais99.org/jkais/springNfall/autumn2025/oral/2025_autumn_095.pdf
T346	테스트 솔루션	" TSE Enabling Tomorrow's Semiconductor_2025년 IR BOOK (Kor)" > 반도체 테스트 통합 솔루션 기업: (주)티에스이(TSE)는 반도체 테스트 분야에서 **프로브 카드(Probe Card), 인터페이스 보드(Interface Board), 테스트 소켓(Test Socket)**을 모두 자체 개발/제공하는 유일한 기업으로, 이 세 가지 핵심 부품을 통합한 'i3unify' 솔루션을 통해 테스트 효율을 극대화합니다. . 고성능 반도체 및 디스플레이 시장 대응: 고대역폭 메모리(HBM), 비메모리(SoC) 등 고성능/고집적 반도체 테스트 요구에 대응하는 첨단 인터커넥션(Test InterconneXion) 하드웨어와 더불어, OLED 등의 디스플레이 테스트 시스템까지 아우르는 포괄적인 솔루션을 제공합니다. . 수직 계열화 기반의 글로벌 경쟁력 확보: 핵심 계열사인 메가터치, 타이거일렉 등을 통한 수직 계열화된 공급망을 구축하여 탁월한 가치를 제공하며, 이를 바탕으로 글로벌 주요 칩 메이커들의 기술 발전에 기여하며 시장을 선도하고 있습니다.	2025-08-26	한국증권거래소	https://kind.krx.co.kr/external/dst/irReference/17272/%5BTSE%5D%202025%EB%85%84%20IR%20BOOK%20(Kor).pdf
T349	CAMTEK, MI, Packaging	CAMTEK Metrology Innovations Target Advanced Packaging in Chip Manufacturing - YouTube 동영상 > 이 영상은 Semicon Taiwan 2025에서 Camtek의 CEO와 SVP가 HPC(고성능 컴퓨팅) 및 AI 응용 분야를 위한 첨단 패키징 기술 동향과 Camtek의 대응 전략을 소개한 인터뷰입니다. Camtek은 하이브리드 본딩과 고밀도 마이크로범프를 지원하기 위해 O 및 Eagle G5와 같은 새로운 검사 및 계측 시스템을 주력으로 선보였습니다. 이들은 검사 기술을 통해 수율을 높여 제조 비용을 절감하고, Clear Sight 기술 및 AI 기반 알고리즘을 활용하여 검사의 정확도와 효율성을 극대화하는 데 중점을 두고 있습니다.	2025-09-29	EE Times Taiwan	https://www.youtube.com/watch?v=_0ifJfjalqw
T350	반도체 검사 계측	QYR Research Korea > 인사이트 > [브리핑] 반도체 검사 및 계측 장비 시장 개요 (PDF 다운로드)	2025-08-05	QYResearch Korea	https://qyresearch.co.kr/post-two/global-semiconductor-inspection-metrology-equipment-mark-report-2025/