▷ 키워드 : 반도체 2.5D, 3D IC 기술 자료 : 이종집적, MDK, ADK, TDK, Photonic Packaging, W2W Bonding, DFT, 3D-MID, LDS, 3D-Stacked DRAM (HMC), Packet Processing, EDA, Heterogeneous Integration, Thermal-aware Placement, Wirelength Optimization, RDL Interposer, Packaging Platforms, VLSI Reliability, GAAFET, HBM Thermal Analysis, FEA Simulation, Design Verification, AI Accelerator, DFT, Boundary Scan, OSAT Role, Optical Interconnect
아래 링크 참고하시기 바랍니다.
※ Gemini를 활용하여 내용 요약하였습니다.
| NO | 분류 | 키워드 | 제목 / 내용 요약 | 등록일 | 출처 | URL |
| T1 | 2.5D, 3D, 3.5D | 이종집적 | 3.5D Packaging for Heteregenous Integration > AI 성능 향상을 위해 기존 패키징의 한계를 극복하는 3.5D 패키징 기술과 AMD Instinct MI1300 시리즈의 적용 사례를 소개합니다. 3D 하이브리드 구리-구리(Cu-Cu) 본딩과 2.5D 인터포저 기술을 결합하여 초고밀도 상호 연결과 높은 전력 효율성을 구현합니다. 550W 이상의 열설계전력(TDP)을 관리하기 위한 고성능 열 인터페이스 물질(TIM) 및 고유한 열 관리 아키텍처를 제시합니다. | 2024-04-05 | AMD, IMAPS | https://share.google/JiufYz5iVRRkOLPsl |
| T2 | 2.5D, 3D, 3.5D | 3D IC 미래 | 3D ICs : The Near Future of Integrated Circuits > 무어의 법칙이 물리적 한계에 부딪힘에 따라 평면 설계 대신 실리콘 층을 수직으로 쌓는 **3D 집적 회로(3D IC)**를 대안으로 제시합니다. 3D IC는 상호 연결 길이를 단축해 성능을 높이고 기능 밀도를 향상시키며, 이종 기술 간의 통합과 폼팩터 축소가 가능하다는 장점이 있습니다. 다만, 밀집된 구조에서의 열 관리, 새로운 설계 도구(EDA)의 필요성, 제조 신뢰성 및 표준화 등은 해결해야 할 주요 과제로 꼽힙니다. | 2025-04-01 | IJARSCT | https://share.google/6gOiVv31MOoy4TZzd |
| T3 | 2.5D, 3D, 3.5D | 3D IC 동향 | 3D Integrated System for Advanced Intelligent Computing > AI 및 대규모 시뮬레이션에 필요한 막대한 연산량을 충족하기 위해 에너지 효율적인 3D IC 시스템의 최신 동향을 검토한 논문입니다. 다양한 본딩 기술, 평면 배치(floorplanning) 알고리즘, 냉각 솔루션, 전력 공급 네트워크(PDN) 설계 간의 상관관계와 최적화 방안을 분석합니다. 연구자들이 고성능 컴퓨팅을 위한 3D IC의 신뢰성과 에너지 효율을 높일 수 있도록 전략적인 설계 지침을 제공하는 것을 목적으로 합니다. | 2025-12-15 | ADVANCES IN PHYSICS: X | https://www.tandfonline.com/doi/epdf/10.1080/23746149.2025.2599301?needAccess=true |
| T4 | 2.5D, 3D, 3.5D | MDK, ADK, TDK | 3D-IC Design Kits for Drop-in Chiplets - MDK, ADK, TDK > 개방형 칩렛 생태계를 구축하기 위해 필요한 세 가지 핵심 설계 키트인 **MDK(재료), ADK(조립), TDK(테스트)**를 정의합니다. 각 키트는 칩렛 선택부터 패키지 계획, 시스템 성능 분석, 테스트 연결성 확인에 이르기까지 3D IC 설계 전 과정에서 활용됩니다. 특히 MDK는 전기적·열적·기계적 특성을 포함한 재료 정보를 표준화된 XML 형식으로 제공하여 효율적인 시뮬레이션과 설계를 지원합니다. | 2025-01-21 | OPEN, Chiplet Summit | https://share.google/6N1JLNiMlHVxVKqZg |
| T5 | 2.5D, 3D, 3.5D | Design | 3D-CIMlet : A Chiplet Co-Design Framework for Heterogeneous In-Memory Acceleration of Edge LLM Inference and Continual Learning > 엣지 환경에서 대규모 언어 모델(LLM)의 추론과 지속적 학습을 지원하는 열 인식 기반 2.5D/3D 칩렛 설계 프레임워크를 제안합니다. RRAM, eDRAM 등 이종 메모리 컴퓨팅(CIM) 칩렛을 활용하여 메모리 신뢰성을 고려한 최적의 매핑 전략을 개발했습니다. 기존 2D 구조 대비 에너지 효율을 최대 12배 향상시키고, 에너지-지연 곱(EDP)을 최대 92.5%까지 절감하는 성과를 보였습니다. | 2025-08-05 | Purdue University | https://share.google/UbHjEByI9wyhgeKyj |
| T6 | 2.5D, 3D, 3.5D | SKYLIGHT, Photonic | SKYLIGHT : A Scalable Hundred-Channel 3D Photonic In-Memory Tensor Core Architecture for Real-time AI Inference > 실시간 AI 추론을 위해 확장 가능한 3D 광학 인메모리 텐서 코어 아키텍처인 'SKYLIGHT'를 제안합니다. 저손실 3D Si/SiN 크로스바 토폴로지와 열에 강한 파장 분할 다중화(WDM) 구성 요소를 통해 기존 광학 연산의 확장성 문제를 해결했습니다. 비휘발성 상변화 물질(PCM) 가중치를 활용하여 광학적 프로그래밍과 고효율 데이터 처리를 동시에 구현했습니다. | 2026-02-22 | arXiv | https://arxiv.org/pdf/2602.19031v1 |
| T7 | 2.5D, 3D, 3.5D | Silicon Interposer | Active silicon interposer with integrated CMOS selector circuits for silicon qubits > 실리콘 큐비트(Quantum Bits) 제어를 위해 CMOS 선택기 회로가 내장된 '액티브 실리콘 인터포저' 기술을 소개합니다. 극저온(4.2K) 환경에서 작동하는 이 인터포저는 양자 컴퓨팅 시스템의 배선 복잡성을 줄이고 신호 정밀도를 높이는 역할을 합니다. 실제 측정 결과, 통합된 셀렉터 회로를 통해 단일 전자 트랜지스터의 쿨롱 봉우리(Coulomb peaks)를 성공적으로 관찰하여 성능을 입증했습니다. | 2024-05-31 | IOPScience | https://iopscience.iop.org/article/10.35848/1347-4065/ae3aa9/pdf |
| T8 | 2.5D, 3D, 3.5D | W2W Bonding | An Innovative Approach for Advanced Packaging in 3D System Integration using Reconstructed Wafer-to-Wafer Bonding > 고성능 컴퓨팅(HPC) 및 AI 시스템을 위한 삼성전자의 혁신적인 '재구성된 웨이퍼 대 웨이퍼(W2W) 본딩' 기술을 다룹니다. 하이브리드 본딩 기술을 활용하여 2μm 피치의 미세 연결을 구현함으로써 높은 대역폭과 효율적인 전력 공급이 가능하도록 설계되었습니다. 이 기술은 이종 집적 (Heterogeneous Integration) 시 수율을 높이고 시스템 요구사항에 맞춘 유연한 아키텍처 구성을 지원합니다. | 2024-10-03 | IMAPS | https://share.google/hxfkDblLKKegNKKqv |
| T9 | 2.5D, 3D, 3.5D | Photonic Packaging | Advances in waveguide to waveguide couplers for 3D integrated photonic packaging > 3D 집적 광학 패키징에 사용되는 다양한 도파관 간 결합 장치(에지 커플러, 격자 커플러 등)의 최신 기술 동향을 비교 분석합니다. 실리콘, 유리, 유기 기판 등 다양한 소재에서 빛을 효율적으로 전달하기 위한 광학 비아(Photonic Vias) 기술을 심도 있게 논의합니다. 이러한 기술 발전은 광 연결 메모리, 광 컴퓨팅, LiDAR 시스템 등 차세대 광학 응용 분야의 에너지 효율과 성능 향상에 기여합니다. | 2025-12-31 | Nature | https://share.google/iFR6sgBuGNVjJsbcn |
| T10 | 2.5D, 3D, 3.5D | 3D Stack, DFT | Affordable and Comprehensive Testing of 3D Stacked Die Devices > 3D 적층 다이 장치의 설계 단계에서 테스트 비용을 절감하고 신뢰성을 확보하기 위한 확장 가능한 DFT(Design-for-Test) 솔루션을 제시합니다. 웨이퍼 레벨 테스트와 적층 후 테스트 시 고려해야 할 상호 운용성 과제 및 진단 방법론을 상세히 설명합니다. 지멘스의 'Tessent Multi-die' 소프트웨어를 통해 복잡한 3D IC의 테스트 패턴 수와 실행 시간을 효율적으로 관리하는 방안을 제안합니다. | 2025-01-20 | SIEMENS | https://share.google/xLxZbzNfeXhzApyzj |
| T11 | 2.5D, 3D, 3.5D | 3D-MID (입체 회로 기판), LDS (레이저 직접 구조화) | Assembly and Interconnection Technologies for 3D Plastic Circuit Carriers: An Overview of Technologies, Materials, and Applications > 3D 플라스틱 회로 캐리어(3D-MID)를 위한 조립 및 상호 연결 기술의 최신 동향과 소재, 응용 분야를 종합적으로 검토합니다. 레이저 직접 구조화(LDS) 및 3D 프린팅 등 입체적인 기판 위에 전자 부품을 실장하기 위한 다양한 제조 공정을 비교 분석합니다. 자동차, 의료 기기, 통신 장비 분야에서 소형화 및 기능 통합을 가능하게 하는 기술적 이점과 신뢰성 확보 방안을 제시합니다. | 2025-08-27 | MDPI | https://share.google/hJU06fcZtdx7nICwF |
| T12 | 2.5D, 3D, 3.5D | 3D-Stacked DRAM (HMC), Packet Processing | Carrier-scale Packet Processing Architecture Using Interleaved 3D-Stacked DRAM and Its Analysis > 차세대 통신망의 트래픽 급증에 대응하기 위해 3D 적층 DRAM(HMC 등)을 활용한 고속 패키 처리 아키텍처를 제안합니다. 메모리 뱅크 인터리빙 기술을 적용하여 대규모 패킷 테이블 검색 시 발생하는 메모리 대역폭 병목 현상을 효과적으로 해결했습니다. 일반 목적의 하드웨어를 활용하면서도 캐리어 급(Carrier-scale) 네트워크에서 요구되는 높은 처리량과 저지연 성능을 입증했습니다. | 2019-06-21 | IEEE, SciSpace | https://share.google/qLlpH7AaUqaNducuh |
| T13 | 2.5D, 3D, 3.5D | EDA, Heterogeneous Integration | Chiplet Design Automation, Methodologies, Advances, and Directions > 칩렛 기반 시스템 설계의 자동화(EDA)를 위한 설계 방법론, 최신 기술 진전 및 향후 연구 방향을 다룬 종합 서베이 논문입니다. 칩렛 분할, 배치 및 라우팅, 인터커넥트 최적화 등 설계 전 과정에서 발생하는 복잡성과 기술적 과제들을 심도 있게 분석합니다. 이종 집적(Heterogeneous Integration)을 위한 표준화된 설계 에코시스템 구축과 AI 기반 설계 자동화의 필요성을 강조합니다. | 2026-02-12 | ACM Digital Lubrary | https://share.google/IIVxgoh5ODiI7FT2w |
| T14 | 2.5D, 3D, 3.5D | Thermal-aware Placement, Wirelength Optimization | Chiplet Placement for 2.5D IC with Sequence Pair Based Tree and Thermal Consideration > 2.5D IC 설계 시 칩렛 간의 배선 길이(Wirelength) 최적화와 열 관리(Thermal)를 동시에 고려한 배치 프레임워크를 제안합니다. 'Sequence Pair Based Tree' 구조를 활용하여 칩렛 배치 공간을 효율적으로 탐색하고 전체 배선 길이를 최소화합니다. 배치 후 단계에서 열 분산을 고려하여 칩렛 위치를 미세 조정함으로써, 성능 저하 없이 시스템의 국부적 과열(Hotspot)을 방지합니다. | 2025-02-05 | ASP-DAC | https://share.google/UwBzcnB5LICjRFwi8 |
| T15 | 2.5D, 3D, 3.5D | RDL Interposer, Packaging Platforms | Chiplets Packaging Basics > 앰코(Amkor)에서 발표한 자료로, 무어의 법칙 한계를 극복하기 위한 칩렛 패키징의 기본 개념과 주요 기술 플랫폼을 소개합니다. 실리콘 인터포저 기반의 2.5D, RDL 인터포저 기반의 S-SWIFT, 그리고 브릿지를 결합한 S-Connect 기술의 차이점과 공정 흐름을 설명합니다. 이종 집적을 통해 시스템 성능을 높이고 비용을 절감하며, 소형화된 전자 시스템을 구현하는 패키징 솔루션을 제시합니다. | 2025-01-29 | Amkor, Scribd | https://share.google/IwzEMxYKOI60QjMwb |
| T16 | 2.5D, 3D, 3.5D | VLSI Reliability, GAAFET (게이트올어라운드) | Multi-Partner Project : COIN-3D – Collaborative Innovation in 3D VLSI Reliability > 3nm 이하의 초미세 공정과 GAAFET 도입에 따른 3D VLSI의 신뢰성 문제를 해결하기 위한 다국가 협력 프로젝트(COIN-3D)를 소개합니다. 열 관리, 전력 공급망(PDN) 최적화, 일렉트로마이그레이션(EM) 예측 등 3D 집적 회로의 수명과 안정성을 높이기 위한 연구를 수행합니다. 머신러닝 알고리즘을 활용하여 설계 초기 단계에서 결함을 예측하고 신뢰성을 확보하는 협력 모델을 제안합니다. | 2026-01-20 | arXiv | https://arxiv.org/pdf/2601.14347 |
| T17 | 2.5D, 3D, 3.5D | HBM Thermal Analysis, FEA Simulation | Comparative Study of Thermal Dissipation in Increasing DRAM Layers of HBM Using 3D FEA Simulations > HBM의 DRAM 적층 수가 4단, 8단, 12단으로 증가함에 따라 발생하는 열 방출 특성을 3D 유한요소해석(FEA) 시뮬레이션으로 분석합니다. 적층 수가 늘어날수록 최대 온도가 DRAM의 허용치를 초과하거나 작동 권장 온도를 상회할 수 있음을 실험적으로 확인했습니다. 고단 적층 HBM에서 NCF(비전도성 필름) 및 TSV(실리콘 관통 비아)가 열 전달에 미치는 영향과 방열 구조 개선의 필요성을 강조합니다. | 2025-04-10 | AURIC | https://share.google/8gkj9hCNnXltKpsCh |
| T18 | 2.5D, 3D, 3.5D | Design Verification, AI Accelerator | Design Verification of Multi-Chiplet AI Accelerators : Challenges and Solutions > 수십억 개의 트랜지스터가 포함된 멀티 칩렛 AI 가속기의 검증 시 발생하는 복잡성과 이를 해결하기 위한 전략을 다룹니다. 이종 다이 간의 인터커넥트 신뢰성 및 프로토콜 정밀도를 보장하기 위한 분산 시뮬레이션과 계층적 검증 방법론을 제시합니다. 물리적 검증과 기능적 검증의 통합을 통해 설계 오류를 조기에 발견하고 제조 수율을 높이는 방안을 논의합니다. | 2025-11-24 | ResearchGate, IJCESEN | https://share.google/r3bA1b5hjAy4YXPhZ |
| T19 | 2.5D, 3D, 3.5D | DFT, Boundary Scan | Design-for-Test Strategies for Chiplets and Multi-Chip Module Integrations > 칩렛 기반 MCM(멀티 칩 모듈)의 품질 보증을 위해 JTAG 인프라와 머신 인텔리전스를 결합한 새로운 테스트 전략을 제안합니다. '연결 테스트 모드(CTM)'와 'Twin-MCM' 아키텍처를 통해 알려지지 않은 다이(Unknown Die)의 상호 연결 결함을 효율적으로 진단합니다. 특히 높은 신뢰성이 요구되는 차량용 반도체 분야에서 칩렛 간 결합 상태를 정밀하게 검증할 수 있는 진단 방법론을 설명합니다. | 2025-06-27 | EasyChair | https://share.google/t6jare7IJ5l9g66qb |
| T20 | 2.5D, 3D, 3.5D | OSAT Role, Optical Interconnect | Designing Chiplet-Based 2.5D High-Interconnect Density Semiconductor Packages : Challenges and Considerations > 하나마이크론(HANA Micron)에서 발표한 자료로, OSAT 관점에서 2.5D 패키징 설계 시 고려해야 할 도전 과제와 핵심 요소를 다룹니다. 전력, 전기, 열, 스트레스 무결성(Integrity)을 종합적으로 검토해야 하며, 특히 고온 작동이 가능한 차세대 메모리의 필요성을 언급합니다. 광학 인터커넥트(Optical I/O)를 패키지 내부에 통합하는 최신 기술 로드맵과 국가 핵심 기술로서의 패키징 중요성을 강조합니다. | 2023-04-07 | HANA Micron | https://share.google/x8ZF3zIIAnrUBi7v1 |