반도체 첨단 패키징 기술 보고서 : Bump · Bonding · Flip-Chip BGA · Glass Substrate

※    이 보고서는 Perplexity AI, Claude AI를 활용하여 작성한 것입니다.

 

반도체 첨단패키징 기술 보고서_2026-03-30.docx

0.23MB

 

 

 

제1장. 서론 - 3
1.1 보고서 개요 및 목적 - 3
1.2 인터커넥트 레벨 분류 체계 - 3
1.3 보고서 구성 - 4
제2장. 반도체 범프 구조 기술 (Interconnect Structures) - 4
2.1 Bump와 Ball의 분류 기준 - 4
2.2 분류 체계 - 5
2.3 Solder Bump 계열 상세 - 6
2.3.1 C4 Bump - 6
2.3.2 Flip Chip Solder Bump vs C4 Bump - 6
2.4 Cu Pillar Bump 계열 상세 - 7
2.5 UBM (Under Bump Metallurgy) 및 Barrier Metal - 7
제3장. Bonding 공정 기술 (2nd 레벨, 칩↔기판) - 9
3.1 매스 리플로우 (Mass Reflow) - 10
3.2 레이저 보조 본딩 (Laser Assisted Bonding, LAB) - 10
3.3 열압착 본딩 (Thermocompression Bonding, TC) - 10
3.3.1 TCB + NCF (Non-Conductive Film) - 10
3.3.2 TCB + ACF (Anisotropic Conductive Film) - 10
3.3.3 NCF vs ACF 비교 - 10
3.4 다이렉트 본딩 (Direct Cu-Cu Bonding) - 11
3.5 하이브리드 본딩 (Hybrid Bonding) - 11
3.6 언더필 (Underfill) 공정 - 12
제4장. Flip-Chip BGA 패키징 공정 및 신뢰성 - 13
4.1 패키지 구조 개요 - 13
4.2 기판 표면처리 (OSP / ENIG / ENEPIG) - 13
4.3 SOP (Solder on Pad) - 14
4.4 Flip-Chip 공정 플로우 (매스 리플로우 기반) - 14
4.5 신뢰성 리스크 및 불량 메커니즘 - 15
4.5.1 Electromigration (EM) - 15
4.5.2 IMC (Intermetallic Compound) 과다 성장 - 15
4.5.3 Kirkendall Void - 15
4.5.4 Bridging / Short - 15
4.5.5 Open 회로 - 15
4.5.6 기계적 손상 - 15
4.6 설계 최적화 가이드 - 16
제5장. Glass Substrate (유리기판) 패키징 기술 - 16
5.1 개요 및 기술 배경 - 16
5.2 유리기판 vs 유기기판 핵심 물성 비교 - 16
5.3 TGV (Through-Glass Via) 구조 및 형성 공정 - 17
5.4 신뢰성 리스크 및 대응 - 18
5.5 주요 업체 동향 및 로드맵 (2025~2026) - 18
5.6 Substrate 공급망 수급 위기 및 대응 전략 - 18
제6장. 검사 및 수율 관리 기술 - 19
6.1 비파괴 검사 기술 개요 - 19
6.2 EOTPR vs 기존 TDR 비교 - 19
6.3 파괴 분석 기법 - 20
6.4 통합 비파괴 FA 워크플로우 - 20
6.5 수율 향상 기술 - 20
제7장. 기술 동향 및 전망 - 20
7.1 본딩 기술 피치 스케일링 로드맵 - 20
7.2 하이브리드 본딩의 주류화 - 21
7.3 칩렛 기반 이종집적 동향 - 21
7.4 TC Bonder 및 Hybrid Bonder 장비 동향 - 21
7.5 응용 분야별 기술 전환 시나리오 - 21
7.6 Glass Substrate 기술 채택 타임라인 - 22
제8장. 결론 - 22
참고문헌 - 22