반도체 Package Capacitor 기술 보고서 : MLCC, LSC, Embedded, Si Capacitor, AEC-Q200

※ 아래는 Perplexity AI, Claude AI를 활용하여 작성하였습니다.

반도체 Package Capacitor 기술 보고서_2026-05-06.pdf

2.06MB

반도체 Package Capacitor 기술 보고서_2026-05-06.docx

0.61MB

목   차

1. 서론 - 3

2. 캐패시터 종류별 기술 정리 - 3

2.1 MLCC (Multi-Layer Ceramic Capacitor) - 3

2.2 Si Capacitor - 4

2.3 LSC / Low-ESL 구조 캐패시터 - 4

2.4 Embedded Capacitor in Substrate - 4

3. 용량·크기·실장 면적 비교 - 4

4. 실장 기술 (Assembly Technology) - 6

4.1 일반 실장 공정 흐름 - 6

4.2 LSC 실장 특이사항 - 6

4.3 Embedded Capacitor 공정 - 6

5. 신뢰성 평가 (Reliability Evaluation) - 7

5.1 AEC 규격 체계 및 AEC-Q200 vs Q100 비교 - 7

5.1.1 AEC-Q200 주요 시험 항목 - 8

5.2 BLR (Board Level Reliability) - 9

5.3 파괴 모드 및 대책 - 9

6. Design Rule - 9

6.1 일반 설계 원칙 - 9

6.2 MLCC Land Pattern 및 조립 규칙 - 9

6.3 0603 사용 규칙 - 10

6.4 Embedded / LSC 설계 규칙 - 10

7. 공급업체 기술 비교 - 10

8. 자동차용 패키지 적용 관점 - 12

8.1 게이트 드라이버 및 48 V 전력 모듈 - 12

8.2 신뢰성 핵심 고려사항 - 12

9. 캐패시터 선정 기준 및 절차 - 13

9.1 STEP 1 — 회로 요구사항 정의 - 13

9.2 STEP 2 — IP 배치 및 전원 구조 파악 - 14

9.3 STEP 3 — 타입 및 크기 선정 - 14

9.4 STEP 4 — 부품 선정 및 공급업체 검토 - 15

9.5 STEP 5~6 — 레이아웃 검증 및 신뢰성 승인 - 15

9.6 선정 체크리스트 - 15

10. 약어 - 16

11. 참고문헌 - 17