반도체 Package Substrate Risk 평가 보고서 : Centered / Uncentered Via & Pad 구조
"Via Offset, Annular Ring, Solder Joint Reliability 및 IPC 기준 공차 관리에 따른 구조적 리스크 종합 평가"
2026년 4월, Confidential
※ 이 보고서는 Perplexity AI, Claude AI를 활용하여 작성하였습니다.
목 차
1. 목적2
2. 평가 대상과 정의 - 2
2.1 Centered 구조 - 2
2.2 Uncentered 구조 - 2
2.3 관련 치수 정의 - 3
3. Pad/Via Size 및 위치 공차 관련 리스크 - 3
3.1 Size 관련 리스크 - 4
3.2 위치 공차 관련 리스크 - 4
3.3 공차 중첩 관점의 해석 - 4
4. Centered / Uncentered 구조의 핵심 리스크 - 5
4.1 Solder Joint Geometry 영향 - 5
4.2 Void 형성 메커니즘 - 5
4.3 Thermal Cycling 수명 영향 - 5
5. 리스크 평가 항목과 판단 기준 - 6
6. Annular Ring 정의, 상태 및 Uncentered 허용 기준 - 6
6.1 Annular Ring 정의 및 역할 - 6
6.2 Annular Ring 상태 분류 - 7
6.3 Uncentered 허용 기준 - 7
6.4 Offset 허용 범위 산출 예시 - 8
7. 적용 사례 - 8
7.1 Via-in-Pad Fill 유무 비교 - 8
7.2 BGA DOE 비교 - 8
7.3 칩 부품용 Via-in-Pad 배치 - 9
7.4 WLCSP Geometry Optimization - 9
8. 관련 논문 및 기술 자료 요약 - 9
9. 권장 평가법 (BLR, TC, SJR, 단면, X-ray 등) - 10
9.1 권장 평가 순서 - 10
9.2 Pad/Via Size 및 공차 평가 체크리스트 - 11
10. 리스크 해소 방안 - 11
11. 결론 - 12
12. 약어 (Abbreviations) - 13
13. References - 14
'기술 보고서' 카테고리의 다른 글
| 반도체 Package Capacitor 기술 보고서 : MLCC, LSC, Embedded, Si Capacitor, AEC-Q200 (0) | 2026.05.06 |
|---|---|
| 반도체 Package BLR 기술 보고서 : Board Level Reliability (0) | 2026.04.21 |
| WSE (Wafer Scale Engine) 기술 분석 보고서 : 엔비디아 GPU 대체, Cerebras (0) | 2026.04.20 |
| 반도체 Package Substrate SAP, mSAP 비교 (0) | 2026.04.16 |
| 반도체 Package Encapsulation 기술 보고서 (0) | 2026.04.14 |