▶ 키워드 : Memory Wall, 뉴로모픽, MRDIMM, 데이터센터, Side Channel, Package, System, 순환경제, 반도체, CPU‑프리 MPI‑GPU 통신, DDR6, 차세대 DRAM, EBG, Glass Interposer, CIM, 신흥 소자, MAGMA, 에이전틱 메모리, 메모리 비트셀, 구조, RL, 메모리, 메모리기술, 미래컴퓨팅, 이기종 메모리, 예측가능성, Post Moore, 컴퓨팅, Rambus, 2026 10-K, VLSI, 설계기법, SoC, Chiplet Design, RDL, 라우팅, Register Clock Driver, DDR5 특허, MRDIMM, AI/ML 메모리, In-Process 격리, 보안, MTech, 반도체 기술·칩 설계 커리큘럼, 저전력 VLSI 기법, 퀀텀 DIMM, 3D 스택, 3D‑IC 물리 설계, DDR·PCIe, 칩렛 검증, 반도체/기술
| ♥ 반도체 기술 자료 (27건) | ||||||
| NO | 분류 | 대표 키워드 2개 | 제목 / 내용 요약 | 등록일 | 출처 | URL |
| T1 | Design, 메모리, 비메모리 | Memory Wall, 뉴로모픽 | A Review of Memory Wall for Neuromorphic Computing > 뉴로모픽 컴퓨팅에서 뉴런·시냅스 연산은 메모리 대역폭 한계로 심각한 메모리월에 부딪힌다는 점을 정리한다. 기존 von Neumann 구조, HBM, NVM 등과의 조합으로 얼마나 완화 가능한지 성능·에너지 관점에서 비교 분석한다. 인메모리 컴퓨팅, 3D 적층, 근접 메모리 등 구조적 접근이 뉴로모픽 하드웨어에서 메모리월을 넘기 위한 핵심 방향임을 제시한다. |
2025-02-24 | arXiv | https://arxiv.org/pdf/2502.16823 |
| T2 | Design, 메모리, 비메모리 | MRDIMM, 데이터센터 | Beyond bandwidth : MRDIMMs’ edge in the data center revolution > MRDIMM은 로컬 버퍼·리타이밍 구조를 활용해 서버 메모리 시스템의 실효 대역폭과 이용 효율을 크게 끌어올리는 DIMM 아키텍처로 소개된다. 기존 DDR 기반 DIMM 대비 채널 신호 무결성, 용량 확장, 전력 효율 측면에서의 장점과 설계 트레이드오프를 정량적으로 비교한다. AI·클라우드 워크로드 중심의 차세대 데이터센터에서 MRDIMM이 요구되는 QoS, TCO 목표를 만족시키는 유력한 솔루션임을 주장한다. |
2025-08-07 | FMS 2025 / Micron | https://share.google/GKUysMwULUlshcsx9 |
| T3 | Design, 메모리, 비메모리 | Side Channel, Package, System | Chip Package System Level Countermeasure Methodologies against Side-Channel Leakage Problems_박사학위 논문 > 칩, 패키지, 시스템 레벨에서 전력·EM 노이즈를 계측·모델링하여 암호 회로의 사이드채널 누설을 정량적으로 평가하는 기법을 제안한다. 온칩 모니터(OCM)를 이용한 고해상도 IR-drop 측정, BBM(backside buried metal) 기반 3D 스택 전력망 설계 등으로 노이즈와 누설을 동시에 저감한다. 트랜지스터·SoC 수준 시뮬레이션과 실리콘 측정을 연계한 설계·검증 플로우를 통해 마스킹 회로의 보안성 및 오탐(false positive) 문제까지 논의한다. |
2024-03-06 | Kobe University | https://share.google/pdoTd4iPj2rllYEC1 |
| T4 | Design, 메모리, 비메모리 | 순환경제, 반도체 | Closing the Loop: Advancing Circularity in Semiconductor Chips and Chip-integrated Components > 반도체 칩·패키지 통합 부품에서 선형 “take–make–dispose” 모델을 순환경제(Circular Economy) 관점으로 전환해야 하는 필요성을 에너지·자원·배출 데이터를 통해 제시한다. 설계·제조·사용·EoL 단계 전주기에 대해 재사용·리퍼브·리사이클을 높이는 설계 원칙, 제품 순환성 지표(PCI), ASTM/ISO 표준 동향을 소개한다. 칩 재사용, 칩이 통합된 모듈의 회수·분해 워크플로우와 산업계 포커스 그룹 결과를 기반으로 반도체 공급망의 회복탄력성을 높이는 로드맵을 제안한다. |
2025-06-04 | ISM / Univ. of Kentucky | https://share.google/sLxNh9qcyktDEn93B |
| T5 | Design, 메모리, 비메모리 | CPU‑프리 MPI‑GPU 통신 | Co-Design and Evaluation of a CPU-Free MPI GPU Communication Abstraction and Implementation > 분산 HPC에서 CPU 개입 없이 GPU들 간에 MPI 통신을 수행하는 추상화와 런타임을 제안해, 데이터 이동·동기화 오버헤드를 줄인다. 제안 구조는 GPU NIC/스위치 자원을 직접 활용해 집단 통신·포인트투포인트 통신을 처리하고, 기존 CPU‑중심 MPI 대비 지연과 에너지 사용을 감소시킨다. 다양한 벤치마크와 애플리케이션에서 스케일아웃 성능과 효율 개선을 실측으로 보여주며, 차세대 GPU 중심 시스템 설계 방향을 논의한다. |
2026-03-05 | arXiv | https://arxiv.org/pdf/2602.15356 |
| T6 | Design, 메모리, 비메모리 | DDR6, 차세대 DRAM | DDR6 Explained : Speeds Architecture Release Date > DDR6의 목표 속도, 프리페치, 채널 구조 등 아키텍처 변화를 개략적으로 설명하며 DDR5 대비 대역폭·전력 측면의 개선 포인트를 정리한다. 신호 무결성, 클럭·트레이닝, 패키지·보드 설계에서 예상되는 과제를 개념 수준에서 소개하고, 업계 로드맵 및 예상 출시 시점을 언급한다. AI·HPC·그래픽스 워크로드에서 DDR6가 기대되는 시스템 수준 효과와, GDDR·HBM 등 다른 메모리와의 포지셔닝을 비교한다. |
2025-12-21 | IntuitionLabs | https://share.google/UPYH41VY325FAaULs |
| T7 | Design, 메모리, 비메모리 | EBG, Glass Interposer | Design of Electromagnetic Bandgap Structures in Glass Interposers Based on Dispersion Analysis for Signal and Power Integrity Improvement > 글라스 인터포저 상에 주기 구조를 형성한 전자기 밴드갭(EBG) 구조를 이용해 전력/신호 평면의 공진·노이즈를 억제하는 설계 방법을 제안한다. 분산 해석 기반 분산곡선(dispersion) 분석으로 EBG 패턴 파라미터와 공진 주파수, 배경 임피던스의 관계를 정량화하고 SI/PI 영향도를 평가한다. 시뮬레이션과 측정을 통해 고속 채널에서 크로스토크·리턴로 노이즈가 감소하고, 전력망 임피던스와 지터 특성이 개선됨을 보인다 |
2026-02-09 | IEEE Access | https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=11386810 |
| T8 | Design, 메모리, 비메모리 | CIM, 신흥 소자 | Energy-efficient Computation-In-Memory Architecture using Emerging Technologies > FeFET, VNWFET, RRAM 세 가지 신흥 비휘발성 소자를 이용한 인메모리 컴퓨팅(CIM) 아키텍처를 제안하고, 메모리월과 에너지 병목을 해소하는 방향을 분석한다. FeFET‑기반 TCAM과 하이퍼디멘셔널 컴퓨팅을 결합해 아날로그 연산의 공정 변동·노이즈를 견딜 수 있는 오류 견고한 연산 구조를 보인다. VNWFET 3D 구조와 RRAM 비트‑슬라이싱·바이어스드 트레이닝 기법을 통해 CIM의 지연·전력·정확도 트레이드오프를 개선하는 설계/알고리즘 공설계를 제시한다. |
2023-12-09 | HAL open science / ICM 2023 | https://hal.science/hal-04982731/document |
| T9 | Design, 메모리, 비메모리 | MAGMA, 에이전틱 메모리 | MAGMA : A Multi-Graph based Agentic Memory Architecture for AI Agents > MAGMA는 에이전트 경험을 의미·시간·인과·엔티티 네 가지 이기종 그래프로 분해해 저장하는 멀티‑그래프 기반 메모리 아키텍처이다. 쿼리 의도에 따라 관계 그래프를 선택적으로 탐색하는 적응형 트래버설 정책과 빠른 인입·비동기 구조화(dual‑stream)를 통해 긴 대화에서도 효율적인 검색을 지원한다. LoCoMo·LongMemEval 등 벤치마크에서 기존 메모리 아키텍처 대비 장기 일관성·추론 성능과 토큰 효율이 개선됨을 실험으로 보여준다. |
2026-01-06 | arXiv | https://arxiv.org/pdf/2601.03236v1 |
| T10 | Design, 메모리, 비메모리 | 메모리 비트셀, 구조 | Memory Bitcells: Research on Structures, Performance, Challenges and Innovation Trends > SRAM, DRAM, NAND Flash, STT‑MRAM, ReRAM, FeRAM 등 주요 메모리의 비트셀 구조와 동작 원리, 밀도·속도·전력·신뢰성 트레이드오프를 체계적으로 정리한다. 6T/7T/8T/9T SRAM, 1T1C·eDRAM, 3D NAND, 1T1R·4T2R ReRAM, 1T1C·2T2C FeRAM, 다양한 STT‑MRAM 셀 등 구조별 장단점과 최신 연구 동향을 리뷰한다. 인텔 RibbonFET+backside PD, MLC/QLC, CIM 지향 MRAM/ReRAM 등 차세대 비트셀 혁신 방향으로 안정성, 면적 효율, 저전력, 노이즈 내성 향상을 제안한다. |
2025-10-07 | Atlantis Press / EEIC 2025 | https://www.atlantis-press.com/article/126016756.pdf |
| T11 | Design, 메모리, 비메모리 | RL, 메모리 | MemoryRetention Is Not Enough to Master Memory Tasks in Reinforcement Learning > RL (Reinforcement Learning : 강화학습)에서 현실적인 과제는 과거 정보를 오래 보존하는 것뿐 아니라, 환경이 바뀌면 기존 기억을 덮어쓰는 ‘메모리 리라이팅’ 능력이 필요함을 강조한다. Endless T‑Maze, Color‑Cubes 등 부분 관측 환경에서 지속적인 기억 갱신을 요구하는 벤치마크를 제안해 RNN·트랜스포머·구조화 메모리 에이전트를 비교한다. LSTM처럼 명시적인 forget‑gate를 가진 구조가 단순 유지 중심 메모리·트랜스포머보다 리라이팅·일반화에 유리하며, 향후 RL 메모리 설계에서 ‘적응적 망각’이 핵심임을 보인다. |
2026-01-21 | arXiv | https://arxiv.org/pdf/2601.15086 |
| T12 | Design, 메모리, 비메모리 | 메모리기술, 미래컴퓨팅 | Memory Technology Enabling Future Computing Systems > 전 지구 데이터 폭증과 함께 DRAM·NAND가 데이터 경제를 가능하게 했지만, 용량·대역폭·지연의 ‘메모리월’이 차세대 AI·데이터 워크로드의 병목이 되고 있음을 정량적으로 보여준다. 3D NAND(>1000층, QLC/PLC), 고종횡비 DRAM 캐패시터, 새로운 채널·유전체 등 물리 스케일링 로드맵과 함께 HBM·CXL·칩렛·HBM+로직 적층 등 인터커넥트 혁신 방향을 정리한다. RRAM/PCM/FeFET 기반 인메모리 컴퓨팅과 시냅스 STDP 구현 사례를 통해 인간 뇌 유사 데이터 중심 아키텍처가 포스트 폰노이만/뉴로모픽 컴퓨팅의 유력 축임을 제시한다. |
2025-04-14 | APL Machine Learning | https://pubs.aip.org/aip/aml/article/3/2/020901/3344006 |
| T13 | Design, 메모리, 비메모리 | 이기종 메모리, 예측가능성 | Performance Predictability in Heterogeneous Memory > DRAM·NVM·HBM 등 이기종 메모리 계층이 혼재된 시스템에서 지연·대역폭 변동을 줄이고 실시간 QoS를 확보하기 위한 성능 예측 모델과 설계 방법을 제안한다. 워크로드 접근 패턴과 메모리 타입별 특성을 반영한 분석으로 캐시/NUMA/가속기 메모리 간 데이터 배치를 최적화해 tail latency와 jitter를 줄이는 방안을 제시한다. 데이터센터·HPC·AI 가속기에서 메모리 예측 가능성이 SLA 준수와 자원 효율에 직결됨을 사례 기반으로 논의한다. |
2026-02-09 | APLOS26 | https://share.google/4Mr1w3J7dcnmqK8zr |
| T14 | Design, 메모리, 비메모리 | Post Moore, 컴퓨팅 | Post Moore's law computing - A paradigm shift in the design and development of computing systems > 무어의 법칙 한계 이후 성능 향상을 위해 CPU·GPU·NPU·병렬성·알고리즘 개선 등 아키텍처·소프트웨어 측 혁신이 어떻게 역할을 하는지 개괄한다. CPU 성능식을 중심으로 아키텍처, ISA, 컴파일러, 언어, 알고리즘이 CPI·클록·명령수에 미치는 영향을 설명하고, 병렬성(DLP/TLP 등) 분류를 통해 설계 방향을 정리한다. NPU·AI PC 개념을 소개하며, 소프트웨어 알고리즘 개선이 하드웨어 스케일링 이상으로 성능을 끌어올린 사례를 통해 “무어의 법칙은 혁신이 멈출 때만 멈춘다”는 메시지를 전달한다. |
2026-01-26 | HIKARI Ltd / Contemporary Engineering Sciences | https://share.google/Mi3HndSodS0xzjn3p |
| T15 | Design, 메모리, 비메모리 | Rambus, 2026 10-K | Rambus Annual Report 2026, Form 10-K > 026년 실적과 함께 DDR5/DDR6, HBM3/3E, PCIe/CXL PHY 등 주요 IP·실리콘 제품군의 성장 기여도를 업데이트한다. 메모리 모듈용 칩, 보안 IP, SerDes/인터페이스 솔루션 확장과 함께 AI·데이터센터·자동차 시장을 겨냥한 전략을 설명한다. 거시 환경·기술 로드맵·규제 리스크에 대한 경영진 논의 및 재무제표(손익·대차·현금흐름)를 포함한 통합 리포트를 제공한다. |
2026-02-18 | Rambus Annual Report 2026, Form 10‑K | https://d18rn0p25nwr6d.cloudfront.net/CIK-0000917273/f91905e3-f665-4f88-a6af-f8891548061a.pdf |
| T16 | Design, 메모리, 비메모리 | VLSI, 설계기법 | Recent Advances in VLSI (Very-Large Scale Integration) Design Techniques > 저전력 기법(DVFS, 파워게이팅, 멀티‑Vt/Vdd, 근·서브스레시홀드 동작 등)이 회로·아키텍처·EDA 단계에서 어떻게 적용되는지 정리한다. FinFET·GAA, EUV, 신소재(SiGe, GaN, SiC), 3D IC·이기종 집적, 실리콘 인터포저/EMIB 등 공정·패키징·소자 혁신과 PPA 트레이드오프를 논의한다. AI 기반 EDA(배치/배선, 타이밍/전력 예측, 검증 자동화)와 도메인 특화 아키텍처, 오픈소스 하드웨어 흐름이 차세대 VLSI 설계 생태계를 어떻게 바꾸는지 조망한다. |
2025-05-30 | ResearchGate | https://www.researchgate.net/profile/Jummy-Johnson/publication/392200745_Recent_Advances_in_VLSI_Very-Large-_Scale_Integration_Design_Techniques/links/6838cca66a754f72b58e7bbd/Recent-Advances-in-VLSI-Very-Large-Scale-Integration-Design-Techniques.pdf |
| T17 | Design, 메모리, 비메모리 | SoC, Chiplet Design | Chiplet-Based Architectures : Redefining the Future of System-On-Chip (SOC) Design > 모놀리식 SoC의 비용·수율·열·복잡도 한계를 지적하고, CPU/GPU/IO 칩렛을 고대역 인터포저·HBM과 결합한 칩렛 기반 SoP(System‑on‑Package) 아키텍처를 제안한다. UCIe·Infinity Fabric·EMIB, 2.5D/3D 적층, TSV·마이크로범프, HBM 인터페이스 등을 포함한 핵심 enabling 기술과 전력망·열·SI/PI 모델링을 설명한다. AMD EPYC/Ryzen, Intel Sapphire Rapids, Apple M‑시리즈 등 실제 사례를 통해 수율·커스터마이징·이기종 공정 활용 측면에서 칩렛의 장점과, 표준화·검증·열 관리 과제를 정리한다. |
2025-08-22 | IJCNIS | https://ijcnis.org/index.php/ijcnis/article/view/8512/2550 |
| T18 | Design, 메모리, 비메모리 | RDL, 라우팅 | Redistribution Layer Routing with Dynamic Via Insertion Under Irregular Via Structures > RDL(Redistribution Layer) 구조와 패키지/팬아웃/웨이퍼레벨 패키징에서의 역할, 신호·전력 배선 전략을 개괄한다. 미세 피치·다층 RDL 구현에서 라인/스페이스, 종횡비, 소재·공정에 따른 저항·기생용량·EM/IR 영향을 설명한다. 칩렛·3D‑IC·팬아웃 패키지에서 RDL 최적화가 SI/PI, 열·기계 신뢰성, 제조 수율에 미치는 영향을 사례 중심으로 논의한다. |
2024-06-23 | ACM Digital Library | https://dl.acm.org/doi/epdf/10.1145/3649329.3657371 |
| T19 | Design, 메모리, 비메모리 | Register Clock Driver, DDR5 특허 | Register Clock Driver FOR DDR5 Memory_Patent_US201700344051A1 > DDR5 메모리용 레지스터 클록 드라이버(RCD) 회로 구조와 동작을 정의하고, 고속 동작에서 클록 지터·스큐를 줄이는 설계를 제안한다. 온다이 버퍼링, 위상 조정, 입력/출력 버퍼 및 종단 구조를 통해 DRAM 디바이스에 안정적인 클록·커맨드 신호를 제공하는 방법을 상세히 기술한다. 고주파·고용량 DIMM에서 SI 개선과 전력·열·노이즈 트레이드오프를 반영한 특허 청구항을 포함한다. |
2017-11-30 | KIPRIS, 지식재산정보 검색 서비스 | https://www.kipris.or.kr/abpat/remoteFile.do?method=fullText&publ_key=US201700344051A1&cntry=US&patno_fg=OPN |
| T20 | Design, 메모리, 비메모리 | MRDIMM, AI/ML 메모리 | Revolutionizing Memory for AI/ML’s Future : MRDIMM > AI/ML 워크로드에서 기존 DDR DIMM 한계를 짚고, MRDIMM이 버퍼·리타이밍·신호 보강을 통해 채널 대역폭·집적도·전력 효율을 향상시키는 구조를 설명한다. 채널 토폴로지·온보드 레지스터·에러 관리 등을 포함한 시스템 수준 설계와, 기존 플랫폼과의 호환성을 논의한다. AI 트레이닝/추론 서버에서 MRDIMM 도입 시 성능·TCO 개선 효과와 향후 표준화·생태계 이슈를 전망한다. |
2025-08-06 | Siemens EDA | https://share.google/jhDPumdS1kFtNhdi7 |
| T21 | Design, 메모리, 비메모리 | In-Process 격리, 보안 | TME-Box: Scalable In-Process Isolation through Intel TME-MK Memory Encryption > SoC/CPU에서 프로세스·쓰레드 간 메모리·상태를 격리해 보안을 강화하면서도 오버헤드를 줄이는 스케일러블 in‑process isolation 기법을 제안한다. 하드웨어 지원 경량 도메인, 태그 기반 메모리 보호, 캐시/코어 자원 파티셔닝 등을 통해 세밀한 격리를 구현하는 아키텍처를 소개한다. 마이크로벤치마크·실제 워크로드 평가로 기존 격리 기법 대비 성능/보안 트레이드오프 개선을 보인다. |
2024-11-04 | arXiv | https://arxiv.org/pdf/2407.10740 |
| T22 | Design, 메모리, 비메모리 | MTech, 반도체 기술·칩 설계 커리큘럼 | Semiconductor Technology and Chip Design_MTech_STCD_Curriculum > 디바이스·공정·아날로그/디지털 설계·VLSI·테스트·패키징 등 반도체 전주기를 포괄하는 MTech 석사 커리큘럼 구성을 제시한다. 이론 과목과 랩/프로젝트·산학 연계 캡스톤으로 구성된 교육 로드맵을 통해 산업 수요에 맞는 인력 양성 전략을 설명한다. 첨단 노드, 칩렛, 3D IC, AI 하드웨어 등 최신 트렌드를 커리큘럼에 반영하는 방안을 포함한다. |
2025-05-20 | MTech STCD Curriculum | https://share.google/QwCjdttbaq21hPqqf |
| T23 | Design, 메모리, 비메모리 | 저전력 VLSI 기법 | Techniques for Low-Power VLSI Systems > 모바일·IoT·데이터센터 등에서 전력/에너지 제약을 만족하기 위한 회로·아키텍처·시스템 수준 저전력 설계 기법을 정리한다. DVFS, 전력게이팅, 클록게이팅, 멀티‑Vt/Vdd, 근·서브스레시홀드 동작, 전력 인지 EDA·검증 흐름 등을 자세히 설명한다. 3D IC, 칩렛, 뉴로모픽/인메모리 컴퓨팅 등과 연계된 차세대 저전력 설계 방향을 논의한다. |
2026-01-22 | IJFMR | https://share.google/zDRCM0dnUzF7NDRcp |
| T24 | Design, 메모리, 비메모리 | 퀀텀 DIMM, 3D 스택 | The Quantum DIMM : A Coaxial 3D-Stacked Architecture for Scalable Silicon Quantum Computing > 실리콘 양자 비트(Qubit)와 클래식 제어·인터커넥트를 동축(coaxial) 3D 스택 구조로 통합한 ‘Quantum DIMM’ 아키텍처를 제안한다. 평면형 양자 칩 대비 상호접속 길이·지연·크로스토크를 줄이고, 확장성 있는 랙/모듈 수준 양자 시스템 구성을 목표로 한다. 초기 물리 설계·열·노이즈 분석과 함께 양자‑클래식 혼합 시스템에서의 패키징·조립 과제를 논의한다. |
2026-02-03 | Research Square | https://share.google/IfLuGhIOtShva42Ty |
| T25 | Design, 메모리, 비메모리 | 3D‑IC 물리 설계 | Toward Advancing 3D-ICs Physical Design_Challenges and Opportunities > TSV·마이크로범프·패키지 구조까지 포괄하는 3D‑IC 물리 설계에서 배치/배선, 층간 파티셔닝, 전력·클록·열·신뢰성 이슈를 체계적으로 정리한다. 2.5D 인터포저, 스택드 다이, 칩렛 기반 3D 시스템 등 다양한 토폴로지별 과제를 SI/PI·열·기계 관점에서 분석한다. EDA·표준·테스트 인프라의 한계와, 설계‑공정‑패키지 협업(DFX) 기반의 기회·연구 방향을 제시한다. |
2025-02-19 | ACM Digital Library / ASPDAC '25 | https://share.google/5jUl4Os9FPPMvfFMq |
| T26 | Design, 메모리, 비메모리 | DDR·PCIe, 칩렛 검증 | Validation of DDR and PCIe Interoperability in Chiplet Based Architectures > DDR 메모리 인터페이스와 PCIe 고속 직렬 링크를 칩렛 기반 아키텍처에 통합할 때의 호환성·상호운용성 검증 플로우를 소개한다. 패키지/인터포저 수준 채널 모델링, 아이/BER 분석, 프로토콜 컴플라이언스/스트레스 테스트를 연계한 방법을 제안한다. 실측 결과로 링크 신뢰성, 지터/노이즈 마진을 평가하고, 칩렛·MCM 환경에서의 설계 가이드라인을 제시한다. |
2025-06-02 | ResearchGate | https://www.researchgate.net/profile/Habeeb_Agoro/publication/392311992_Validation_of_DDR_and_PCIe_Interoperability_in_Chiplet-_Based_Architectures/links/683cce6f6a754f72b58fc59a/Validation-of-DDR-and-PCIe-Interoperability-in-Chiplet-Based-Architectures.pdf?_tp=eyJjb250ZXh0Ijp7ImZpcnN0UGFnZSI6InB1YmxpY2F0aW9uIiwicGFnZSI6InB1YmxpY2F0aW9uIn19 |
| T27 | Design, 메모리, 비메모리 | 반도체/기술 | 더 오를 수 있는 이유 : 메모리, AI, 범용 반도채 시장 > 특정 반도체/기술 관련 기업(또는 섹터)의 펀더멘털·산업 구조·정책 환경을 분석하며, 향후 주가/가치 상승 여지를 정리한 리서치 리포트이다. 제품·기술 경쟁력, 수요 사이클, CAPEX·마진 구조, 밸류에이션 밴드를 중심으로 투자 포인트와 리스크를 제시한다. 거시 변수·환율·정책·경쟁사 동향이 실적 및 밸류에이션에 미치는 영향을 시나리오별로 논의한다. |
2026-01-06 | 대신증권 | https://share.google/wOTQQ4pNeB9ghylX9 |