2025-12-02 : 뉴스 3건, 기술자료 5건 아래 링크 참고하시기 바랍니다. 다른 자료는 Search에서 키워드 입력하여 검색 가능합니다.
| ♥ 반도체 뉴스 (3건) | ||||
| NO | 키워드 | 제목 | 등록일 | 출처 |
| N1 | 뉴스 모음 | 한국 반도체 산업협회 - 데일리 뉴스 모음 | 2026-01-02 6:30 | KSIA |
| https://www.ksia.or.kr/infomationKSIA.php?data_tab=1 | ||||
| N2 | 뉴스 모음 | 반도체 소식 모음, TSMC 2nm 양산 시작 | 2026-01-01 1:32 | Gigglehd.com |
| https://gigglehd.com/gg/hard/18308753 | ||||
| N3 | ITC, HBM, 수입금지 |
미국 ITC, 삼성전자 HBM·DDR5 '수입 금지' 요청 조사 착수…AI 반도체 공급망 비상 | 2025-12-31 13:48 | 글로벌이코노믹 |
| https://www.g-enews.com/article/Global-Biz/2025/12/20251231132556483fbbec65dfb_1 | ||||
| ♥ 반도체 기술 자료 (5건) | ||||
| NO | 키워드 | 제목 | 등록일 | 출처 |
| T1 | FOPLP | Yield Prediction Technology : A Game Changer for Cutting Costs and Reducing Ramp Time in FOPLP Lithography > 팬아웃 패널 레벨 패키징(FOPLP)에서 대형 패널(예: 510×515mm) 기반 공정은 기판 이용률을 74~86% 수준까지 끌어올려(300mm 웨이퍼 약 55% 대비) AI·HPC용 대형 패키지의 비용을 크게 낮출 수 있지만, 재구성·RDL 공정에서 발생하는 비선형 패턴 왜곡과 다이 시프트로 인해 리소그래피 오버레이 수율 확보가 가장 큰 난제로 제시된다. 이를 해결하기 위해, 오프라인 계측(맵핑) 데이터와 공정 파라미터를 머신러닝 기반 알고리즘에 입력해 오버레이 에러 및 수율을 사전에 예측하는 수율 예측 기술을 도입하면, 글로벌/존/다이/사이트 보정 전략의 스윗 스폿(수율·스루풋 최적점)을 R&D 단계에서 시뮬레이션으로 빠르게 찾고, 양산에서는 인라인 초기 결함을 조기에 검출해 재작업·스크랩·램프 타임을 크게 줄일 수 있음이 실험 데이터(예측 오차 0.2~0.8% 수준)로 검증되었다. |
2025-06-12 | onto Innovation |
| https://ontoinnovation.com/wp-content/uploads/2025/09/Yield-Prediction-Technology-in-FOPLP-Lithography.pdf | ||||
| T2 | DRAM | High-density three-dimensional integration of dynamic random-access memory using vertical dual-gate IGZO TFTs > 이 논문은 인공지능 시스템의 메모리 병목을 해결하기 위해, 수직 듀얼게이트 IGZO 기반 2T0C DRAM 셀을 이용한 고집적 3차원 적층 아키텍처를 제안한다. 이 구조는 단일 공정에서 상·하부 트랜지스터를 동시에 형성하는 공정과 in-situ 오존 산화에 의한 접촉 및 계면 최적화를 통해, 높은 온전류·작은 서브스레시홀프·우수한 열·신뢰성 특성을 달성한다. 또한 4F² 셀에서 4비트 멀티비트 동작을 구현해 저장 밀도를 크게 높이며, AI용 근접/온칩 메모리 구현을 위한 유망한 대안으로 제시된다. |
2025-12-08 | nature communications |
| https://www.nature.com/articles/s41467-025-65925-3 | ||||
| T3 | Memory, AI |
The Importance of Memory in High Performance Computing and AI - PDF 파일 > 이 백서는 고성능 컴퓨팅(HPC)과 AI 확산으로 인해 데이터센터가 폭증하는 데이터량, 복잡한 워크로드, 그리고 전력·냉각 비용 증가에 직면하고 있으며, 메모리가 성능·지연·에너지 효율을 좌우하는 핵심 인프라 요소임을 강조한다. 특히 HBM·DDR5 등 고대역폭·대용량·저지연 메모리와 NVMe SSD가 결합된 계층형 메모리/스토리지 구조가 데이터 이동 병목과 전력 소모를 줄여 대규모 AI 모델 학습·추론 성능을 크게 높이고, 저전력 메모리는 냉각 부담과 운영비용을 절감해 ESG·지속가능성 목표 달성에 기여한다. 문서 후반부에서는 Micron의 HBM3E·HBM4 등 저전력·고대역폭 솔루션이 기존 대비 최대 30% 수준의 전력 절감을 제공하며, 향후 AI·HPC용 데이터센터 인프라의 성능·효율·확장성을 뒷받침하는 전략적 기술로 제시된다. |
2025-01-31 | Micron Technology |
| https://share.google/i6kjZsP9dHnCfy7vO | ||||
| T4 | Memory, AI |
The Importance of Memory in High-Performance Computing and AI - YOUTUBE 동영상 > AI 데이터센터에서 방대한 데이터를 처리·분석하기 위해서는 고성능 메모리가 필수이며, 특히 HBM이 핵심 역할을 한다는 내용이다. HBM의 3D 적층 구조와 높은 대역폭은 지연을 줄이고 전력 효율을 높여, 복잡해지는 AI 모델과 대규모 실시간 처리 요구를 충족시킨다고 설명한다. AI 워크로드의 막대한 전력 소모 때문에 저전력 메모리, AI 기반 에너지 관리, 고급 냉각 기술 등이 TCO와 에너지 효율 최적화의 관건이라고 강조한다. |
2025-05-31 | Micron Technology |
| https://www.youtube.com/watch?v=LmSV54qMMMc | ||||
| T5 | Chiplet, D2D, X-Cube, I-Cube, 2.5D |
Transform Your Vision : Create Cutting Edge Chiplets Using Foundry > 이 발표 자료는 “모놀리식 vs 칩렛, 어떤 선택이 적합한가?”에서 출발해, 칩렛 도입 시 PPAC·재사용·생태계·패키징 등을 어떻게 판단해야 하는지와 공정·D2D·패키지까지 아우르는 칩렛 설계 체크리스트를 제시한다. 삼성 파운드리는 2 nm GAA부터 14 nm까지 공정 노드, UCIe·BoW·XSR/USR 등의 D2D 인터페이스, X‑Cube·I‑Cube(S/R/E)·H‑Cube 같은 2D/2.5D/3D 패키징 플랫폼을 조합해 HBM+로직 기반 칩렛 시스템을 구현하는 실제 플로우와, 이를 지원하는 SAFE 생태계를 강조한다. 전체 메시지는 “선단 파운드리+HBM 메모리+고급 패키징+SAFE 파트너 네트워크”를 통합한 삼성의 원스톱 오픈 칩렛 플랫폼을 활용하면, 고객이 AI·HPC·모바일·오토모티브용 칩렛 제품을 더 빠르게, 더 낮은 리스크와 비용으로 개발할 수 있다는 것이다. |
2025-01-21 | Chiplet Summit 2025, Samsung |
| https://share.google/KTQq4EoDTwNehjS81 | ||||