뉴스, 기술 자료

반도체 뉴스, HBM 기술 - 삼성전자 美 텍사스 팹, TSMC 패키징 공장, 삼성전자 파운드리, Photonic, Interposer, Chiplet, 3D IC, Packaging, DRAM, HBM, CPO

HappyThinker 2026. 1. 20. 07:06

2026-01-20 : 뉴스 6건, 기술자료 5건 아래 링크 참고하시기 바랍니다.  다른 자료는 Search에서 키워드 입력하여 검색 가능합니다. 
※ 기술자료는 " Perplexity AI"를 이용하여 3줄로 " 내용 요약 " 정리 하였습니다.  

 

NO 키워드 제목 등록일 출처 URL
N1 뉴스 모음 한국 반도체 산업협회 - 데일리 뉴스 모음 2026-01-20 6:30 KSIA https://www.ksia.or.kr/infomationKSIA.php?data_tab=1
N2 뉴스 모음 ITFIND > 최신동향 - 오늘의 뉴스 2026-01-19 ITFIND https://www.itfind.or.kr/trend/todayNews.do
N3 뉴스 모음 [제20260118-TI-01호] 2026년 1월 18일 글로벌 반도체 산업 관련 주요 뉴스 요약 2026-01-19 9:00 SPTA Times https://www.sptatimeskorea.com/post/제20260118-ti-01호-2026년-1월-18일-글로벌-반도체-산업-관련-주요-뉴스-요약
N4 삼성전자 美 텍사스 삼성전자, 용인산단 축소하고 美 텍사스에 메모리 팹 지을 가능성은? 2026. 1. 19. 06:32 서울경제 https://www.sedaily.com/NewsView/2K7D1Y6CIO
N5 TSMC 패키징 공장 TSMC, 대만에 첨단 패키징 공장 4곳 추가 건설 2026.01.19. 14:23 조선일보 https://biz.chosun.com/it-science/ict/2026/01/19/7B2F3VNQV5CEVIPK5BZJ5GD6GY/
N6 삼성전자 파운드리 삼성전자 파운드리, 2026년 상반기 가동률 60% 회복 전망 2026.01.19 18:21 QUASARZONE https://quasarzone.com/bbs/qn_hardware/views/1954369
  ♥ 반도체 기술 자료 (5건)      
NO 키워드 제목 / 내용 요약 등록일 출처 URL
T1 Photonic
Interposer, Chiplet
Advancing AI Infrastructure with 3D Photonics and Chiplet Integration
> AI 트레이닝/추론용 대규모 시스템에서 전통적인 전기 인터커넥트의 대역폭·전력 한계를 지적하며, 3D 포토닉 인터포저 기반 광인터커넥트의 필요성을 설명한다.
Lightmatter Passage L/M 시리즈 포토닉 엔진과 3D Chip-on-Wafer 공정을 이용해 114 Tbps급 패키지 내 대역폭과 높은 SerDes 집적도를 구현하는 구조를 제시한다.
CoWoS 계열 3D 공정, 광섬유 어태치, 패키지 조립·테스트 비용(PAT) 이슈를 포함해 고성능 SiPho 패키징·양산을 위한 공정 혁신 방향을 논의한다.
2025-08-01 Lightmatter https://share.google/uQlqN2fG2iLSuBdQt
T2 2nm,
3D IC
Breaking Physics Limits-How 2nm Chip Technology Powers Next-Gen 3D ICs
> TSMC N2 공정을 중심으로 2nm 노드의 GAA 나노시트 트랜지스터, 백사이드 파워 딜리버리, N2 NanoFlex 아키텍처가 제공하는 성능·전력·밀도 향상을 정리한다.
신소재(루테늄 계열 배선, 향상된 Black Diamond 저유전 재료, 에어갭 등)와 3D 적층·TSV·마이크로플루이딕 냉각 등 패키지·열관리 기술을 포괄적으로 리뷰한다.
EUV 리소그래피, 메트롤로지·파티클 관리, AI 기반 공정 제어까지 포함한 제조 인프라와 AI/HPC/모바일 등 응용별 성능·전력 벤치마크를 제시한다.
2025-06-01 Fusion of
Multidisciplinary Research
(FMR) 
https://share.google/e04gg4iZzvhIsAHnH
T3 Photonics, Interposer, Chiplet
Packaging
Future Compute Platforms through Silicon Photonics and Advanced Chiplet Packaging
> 실리콘 포토닉스를 이용해 데이터센터·AI 가속기 플랫폼의 인터커넥트 병목을 해결하는 미래 컴퓨트 플랫폼 비전을 제시한다.
Zightmatter Passage 포토닉 인터포저와 3D CPO 구조를 통해 ASIC 위에 포토닉 계층을 적층하고, 패키지 면적·shoreline 제약을 완화하는 아키텍처를 설명한다.
열·전력 전달, 광파/TSV 구조, 신뢰성 검증 등 다물리(전기·열·기계·광) 관점에서의 설계/검증 플로우를 개략적으로 소개한다.
2025-10-06 Lightmatter https://share.google/iYqqlrIPuyqDwqWYB
T4 DRAM,
HBM
Memory Watch_Roaring DRAM Era
> AI 붐을 배경으로 “Roaring DRAM Era”를 선언하며, DDR·HBM 수요 사이클과 공급사 투자·증설 계획을 점검한다.
서버·AI 가속기향 고대역폭 메모리 비중 확대, 제품 믹스 변화가 ASP·마진에 미치는 영향을 정량/정성적으로 논의한다.
주요 DRAM 업체(삼성·하이닉스·마이크론 등)의 전략, 기술 로드맵, 주가 밸류에이션에 대한 유진투자증권 측 투자 의견을 제시한다.
2025-01-05 유진투자증권 https://share.google/QUkoPBtNfdckmHBLT
T5 Photonic, CPO Scaling AI with Photonic Interconnects : Integration and Manufacturability
> GPU 성능 스케일에 비해 패키지·보드 수준 인터커넥트 발전이 느려진 상황에서, 포토닉 인터커넥트로 100배급 대역폭/전력 효율 향상을 노리는 전략을 다룬다.​
2D/3D CPO, Near-Package Optics, 3D Photonic Interposer 등 포토닉 통합 레벨별 진화 경로를 비교하고 필요 공정·패키징 기술을 설명한다.
Lightmatter Passage M 플랫폼의 114 Tbps 링크, 패키지 수준 DfX, 광섬유 어태치·테스트·신뢰성 확보 방안을 사례 중심으로 보여준다.
2025-10-19 Lightmatter https://share.google/IwfI0ozZ84RNyYkV3